【FPGA】定点数数据位宽运算位宽截取

Su...

已于 2023-01-07 22:51:09 修改

阅读量3.4k

点赞数 5

文章标签： fpga开发

于 2023-01-06 21:04:40 首次发布

本文链接：https://blog.csdn.net/weixin_44035942/article/details/128579297

版权

文章介绍了在FPGA中处理定点数时的运算规则，包括无符号数和有符号数的加法、减法和乘法，以及这些运算如何影响位宽。在乘法运算后，通常需要对数据进行位宽截取，文章提到了三种截取方法：截断、四舍五入和收敛。此外，还讨论了位宽溢出的情况及其对结果的影响。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

在FPGA中，经常使用定点数表示小数，在进行各种运算时，定点数的位宽会发生变化，并且需要在适当地时候对数据的位宽进行截取。

假设存在两个数A、B，假定A位宽为m，小数位宽为a，B位宽为n，小数位宽为b。

有符号数加法：A+B，无需注意A、B符号位，可直接相加，同样需要先将A和B的小数点对齐，再将整数位和小数位都扩展至较大的位宽，最终结果的位宽为拓展后的位宽+1。

有符号数减法：A-B，无需注意A、B符号位，可直接相减，同样需要先将A和B的小数点对齐，再将整数位和小数位都扩展至较大的位宽，最终结果的位宽为拓展后的位宽+1。

有符号数乘法：A*B，无需对齐，无需注意A、B符号位，可直接相乘，最终结果的位宽为m+n-1。其实最终结果位宽原本为m+n，其中包含两位符号位，当符号位为10和01时，表明运算结果溢出，符号位为00和11时，去掉最高位

在乘法运算中，会成倍的增加位宽，因此在FPGA算法实现的过程中，常常需要对数据的位宽进行截取，常用的位宽截取方法有以下几种。

2.1 截断（tu）

2.2 四舍五入

“舍入”舍入到最邻近的可表示数字。如果出现结值，则舍入：

将正数朝正无穷方向舍入到最邻近的可表示数字。

将负数朝负无穷方向舍入到最邻近的可表示数字。

因此：

负值样本会引入小的负偏置。

对于具有均匀分布的正值和负值的样本，不会引入偏置。

对正值样本引入小的正偏置。

使用verilog编程时，假设要将m位数据截断为n位数据，需要将要截断的数据+{符号位取反，m-n-1{符号位}}再右移m-n位。以verilog为例，假定一64位有符号数要截断为一32位有符号数，程序如下。

reg signed [31:0] dataout;
wire signed [63:0] datain;

always@(posedge clk)begin
    dataout <= (datain + {~datain[63],31{datain[63]}}) >> 32;
end

【FPGA】定点数 数据位宽 运算 位宽截取