weixin_44253012的博客

希望对大家有所帮助，欢迎留言讨论，一起进步~

写好了verilog代码或者BD文件后，比如我这里写了一个可设置位数的最简单的加法器endmodule然后按照以下图片中的流程进行打包以上为IP核的打包流程，记住自己的打包路径。以上就是IP核的创建和修改过程，希望对大家有所帮助。

ZYNQ和STM32等嵌入式的操作系统非常相似，但由于PL端的硬件可以自己编程，所以在中断信号的触发方面会有些区别。这篇文件将介绍一个最简单但完整的中断相应过程。

看完保证能让你用起来GTX

这篇文章详细介绍了GTX的官方例程，可以帮助你理解和修改，从而更好的使用GTX核

看了众多文章，虽然很多已经写的很详细了，但很少有文章讲到各项配置的意义，选择这些选项是要干嘛，不选会咋样？这些问题在学习过程中一直困扰我，所以我写了这篇文章希望可以和我有同样问题的伙伴一起交流

详细介绍了用matlab计算互相关的方法和细节

这篇文章的侧重点是讲思路的，讲为什么需要某一个步骤或者某一个东西，以及它和其他步骤的联系是什么

解读PL和PS端联系的问题

写这篇文章还是花了挺多的时间的，希望能对大家有所帮助，有什么问题欢迎一起讨论~奥利给。

最近的一个项目里面需要对1bit的数字信号做相关，没有找到非常直接的解答，所以把互相关系数在数字信号的情况下做了一个推导，并用matlab验证了其正确性。

本文帮助你用最简单最快速的方法使用GTX