- 博客(49)
- 资源 (4)
- 收藏
- 关注
RSS订阅
转载 面试——FPGA常见问题1
线网的默认值为Z（高阻），reg的默认值为X（未知）。面积优化：资源共享、寄存器配平、串行化速度优化：流水线设计、寄存器配平、关键路径法、乒乓操作法、树形结构法DDR3某设计中使用了DDR3-1066，数据位宽32bit，FPGA工程中实现的DDR3 controller时钟为800MHz, 应用端时钟为200MHz, 数据位宽为128bit，请问，应用端DDR3可用的理论带宽为（）解析：DDR3-1066 理论带宽 = 1066 * 32 / 8 = 4264FPGA内存带宽
2021-08-12 17:59:34
6976
转载 笔记——三大串行总线SPI、IIC、UART
主要参考博客：https://blog.csdn.net/oqqHuTu12345678/article/details/65445338?ops_request_misc=%257B%2522request%255Fid%2522%253A%2522162786877116780262519377%2522%252C%2522scm%2522%253A%252220140713.130102334…%2522%257D&request_id=162786877116780262519377&
2021-08-02 16:28:22
3611
转载 FPGA笔记——跨时钟域处理
FPGA跨时钟域处理参考文章1：https://blog.csdn.net/baidu_25816669/article/details/103817314参考文章2：http://dengkanwen.com/238.html跨时钟域问题1.跨时钟域若一个电路launch时钟和capture时钟不是同一个时钟，就是跨时钟域电路若两个时钟是同步时钟就是同步时钟域若两个时钟是异步时钟就是异步时钟域lanch时钟为CLKA，capture时钟为CLKB，该电路为典型的跨时钟域的例子。跨时钟例
2021-06-26 12:06:31
2256
原创 菜鸡凯的秋招记录
截止2021年9月21日，中秋不曾想到菜鸡凯也能有一天有机会、有资格、有信心来写一篇秋招记录来记录自己过去两个月的收获。简单做一下自我介绍：菜鸡凯 97年出生，硕士某211，学校排名大概100，专业控制工程。本科某末流双非，学校排名全国大概500到600之间，专业自动化。硕士课题研究包括嵌入式、FPGA和机器视觉，主要做的课题就两个：一个是嵌入式环境监测单片机做的，另一个是工件检测，用FPGA、matlab做图像处理。学习成绩非常一般，六级没过，本科较差找工作期间长期处于自卑状态。截止9月16日，按照
2021-10-10 19:24:53
1189
2
转载 FPGA 功耗
FPGA 功耗的组成FPGA在正常工作中，其消耗的总功耗由器件的静态功耗、动态功耗和IO功耗构成。静态功耗也叫待机功耗(standby power)，是芯片处于上电状态，但是内部电路没有工作(也就是内部电路没有翻转)时消耗的功耗；动态功耗是指由于内部电路翻转所消耗的功耗；IO功耗是IO翻转时，对外部负载电容进行充放电所消耗的功耗。如下式：总功耗=静态功耗+动态功耗+IO功耗静态功耗主要是晶体管的漏电流引起 ,由源极到漏极的漏电流以及栅极到衬底的漏电流组成 ;动态功耗主要由电容充放电引起 ,
2021-08-23 20:36:23
5714
1
转载 STA(静态时序分析)总结
STA（Static Timing Analysis，即静态时序分析）在实际FPGA设计过程中的重要性是不言而喻的，其作用是：1、帮助分析和验证一个FPGA设计的时序是否符合要求；2、指导fitter（布线综合器）布局布线出符合要求的结果；简单地说，静态时序分析（STA）告诉我们电路的实际表现如何，而提供约束（SDC文件，即上面的要求）来告诉分析工具我们希望电路的表现应该是怎样。Quartus II自带的STA工具TimeQuest TA在整个FPGA设计过程中的使用流程如下图所示：简
2021-08-23 18:20:02
3000
转载 AMBA总线概述——AHB、APB、AXI
参考：https://blog.csdn.net/burningCky/article/details/109630018一、AMBA概述概念：AMBA (Advanced Microcontroller Bus Architecture) 高级处理器总线架构AHB (Advanced High-performance Bus) 高级高性能总线ASB (Advanced System Bus) 高级系统总线APB (Advanced Peripheral Bus) 高级外围总线AXI (Adv
2021-08-21 17:04:09
4827
1
转载 单bit信号跨时钟域
单bit信号跨时钟域1.电平同步器单bit信号跨时钟域最为简单的方法就是通过寄存器打两拍进行同步，也就是所谓的电平同步器。给出电路图：为了使同步器正常工作，从原时钟传来的信号应该先通过原时钟上的一个触发器，以消除所带的毛刺，而后不经过任何组合逻辑，进行打两拍，这一要求非常重要，因为同步器的第一级触发器对组合逻辑所产生的毛刺非常敏感，一旦毛刺满足条件时序要求时，会给同步时钟送出虚假的信号。本质来说，电平同步器是用来降低跨时钟域时可能产生的亚稳态。根据上述电路，信号在两个同步时钟周期以后，便可以成为新
2021-08-19 15:31:07
1181
原创 面试——时序约束常见问题
1、时序约束:两个作用。（1）为了达到约束的指标。（2）协助EDA软件获得正确的时序分析报告。2、时序分析模型总结：时间余量slack=时钟周期+时钟偏斜-Tsu-Tco-TdataTclk+Tclk2-Tsu-（Tclk1+Tco+Tdata）>=0Tclk+Tclk2-Tsu>=Tclk1+Tco+Tdata其中Tskew=Tclk2-Tclk1故有：slack=Tclk+Tskew-Tsu-Tco-Tdata>=0Tclk：时钟周期；Tskew:时钟偏斜，
2021-08-13 21:05:30
1165
原创 面试——FPGA总结1
1、寄存器、锁存器和触发器：（1）寄存器：边沿触发的存储单元，在上升或下降沿数据变化，一个周期里只能变化一次。寄存器：一般是边沿触发的触发器，在时序电路中寄存器的作用就是只在时钟的边沿有效传输data（满足建立时间和保持时间使得数据是稳定被采得）。在实际的数字系统中，通常把能够用来存储一组二进制代码的同步时序逻辑电路称为寄存器。由于触发器内有记忆功能，因此利用触发器可以方便地构成寄存器。由于一个触发器能够存储一位二进制码，所以把n个触发器的时钟端口连接起来就能够构成一个存储n位二进制码的寄存器。（2）
2021-08-12 17:10:19
1976
转载 面试——异步FIFO详解
1、异步FIFO简介及其原理FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，它与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据。异步FIFO 是指读写时钟不一致，读写时钟是互相独立的。1.1 用途用途1： 跨时钟域：异步FIFO读写分别采用相互异步的不同时钟。在现代集成电路芯片中，随着设计规模的不断扩大，一个系统中往往含有数个时钟，多时钟域带来的一个问题就是，如何设计异步时钟之间的接口电路。异步FIFO是这个问题的一
2021-08-11 20:29:28
12976
12
原创 笔试——Linux操作系统
1、Linux内核的组成部分Linux内核主要由五个子系统组成：进程调度、内存管理、虚拟文件系统、网络接口、进程间通信；2、Linux系统的组成部分主要是4个部分：内核、shell、文件系统和应用程序。3、用户空间与内核通信方式有哪些？（1）系统调用，用户空间进程通过系统调用进入内核空间，访问指定的内核空间数据；（2）驱动程序，用户空间进程可以使用封装后的系统调用接口访问驱动设备节点，以和运行在内核空间的驱动程序通信；（3）内存共享mmp，在代码中调用接口，实现内核空间与用户空间的地址映射，
2021-08-09 22:48:03
568
转载 笔试——紫光展锐
原文链接：https://blog.csdn.net/weixin_42881419/article/details/1043779411、启动地址ARM无论从何种设备启动都是从0地址开始运行的；powerPC通常是0x100或者0xFFF001008086CPU上电复位后，执行的第一条指令的地址是FFFF0H2、内核的工作模式1、用户模式（user）：正常程序执行模式；2、快速中断模式（FIQ）：高优先级的中断产生会进入该种模式，用于高速通道传输；3、外部中断模式（IRQ）：低优先级中断产
2021-08-08 20:20:29
1480
原创 笔试——紫光展锐
1、systemverilog 中以下语句哪一个表示等待至少一个进程完成，然后再执行后继语句？A、fork…join…anyB、fork…join…noneC、fork…join…oneD、fork…join知识拓展：2、Linux常用命令中，下列哪个用于修改文件所属群组A、chownB、catC、chmodD、chgrp解析：cat是concat enate的简写，cat命令用于连接文件或标准输入并打印；chmod=change mode，改变读写模式chown=chang
2021-08-08 11:01:02
3282
1
转载 笔试——中兴
参考达尔文公众号：https://mp.weixin.qq.com/s?__biz=Mzg5MDIwNjIwMA==&mid=2247496018&idx=1&sn=f8109b6f5b5ea3a175e52eb7074bb7bc&chksm=cfe293c5f8951ad3570a64a07ce0deba1ec12f3c8d0a15bbf1c64ed25e5faca46ef5974fef72&mpshare=1&scene=23&srcid=0803
2021-08-06 20:18:20
1666
转载 笔试——大华FPGA
2021大华FPGA笔试1、关于Verilog说法错误的是 BA、always模块内部被赋值的信号必须是regB、generate描述的语句不可以被综合C、reg型定义的信号不一定都被综合成触发器D、当对不同时钟域之间设置false path，工具忽略对该时钟之间的路径进行分析考点：verilog基础知识，主要考察可综合与否补充知识点：参考菜鸟教程：https://www.runoob.com/w3cnote/verilog2-integrated-design.html所有综合工具都支
2021-08-05 10:56:55
3217
1
转载 笔试——分频电路设计
1.偶数分频 偶数分频较奇数分频更为常见，通过一个计数器就完全可以实现了。如需要N分频（N为偶数，则N/2为整数），可通过一个计数器在待分频时钟的触发下循环奇数。当计数器从0奇数至N/2 -1时，输出时钟翻转。Verilog实现：module even( clk_in , rst_n , clk_out ); input clk_in;input rst_n;output reg clk_out; parameter
2021-08-05 10:18:58
3572
原创 笔试——原码、反码、补码
原码、反码、补码整数的原码、反码、补码都是一致的。‘负数的反码，除了符号位与原码一致外，其余位与原码相反。负数的补码，在其反码的基础上加1。负数的补码，通过求负数补码的补码来得到原码。除法器1、选择除法器的算法，本实验开始采用的是减法实现除法器的例子（比如十进制中的a/b，可先比较a与b的大小，如果a>b,则商加1，a<=a-b,再进行比较大小，直到a<b,商不变，余数为a）;module divider(dividend,divisor,clk,rst,quotient,r
2021-08-04 21:28:33
262
转载 C++笔记——模板
1 模板1.1 模板的概念模板就是建立通用的模具，大大提高复用性模板的特点：模板不可以直接使用，它只是一个框架模板的通用并不是万能的1.2 函数模板C++另一种编程思想称为 泛型编程 ，主要利用的技术就是模板C++提供两种模板机制:函数模板和类模板1.2.1 函数模板语法函数模板作用：建立一个通用函数，其函数返回值类型和形参类型可以不具体制定，用一个虚拟的类型来代表。语法：template<typename T>//函数声明或定义解释：temp
2021-08-03 20:31:23
125
原创 C++基础笔记
1.C++ 完全支持面向对象的程序设计，包括面向对象开发的四大特性：封装抽象继承多态2.#一个步骤进入D盘下的test目录cd /d d:\test
2021-08-01 17:51:18
121
原创 笔记——尤老师讲笔试
1.Function内部不能使用时间延迟，也不能使用@这种事件触发，只能实现一些组合逻辑运算，也不能调用task。task可以有时间延迟，function不可以用时间延迟。2.以下不是串行总线的是：A、SDIO B、SPIC、IISD、AHBSDIO用于SD卡接口传输总线，CMD、4bitdata clk串行的；SPI用于adc、dac读出写入接口或者一些芯片控制寄存器接口，或者SPI flash分为3线制和4线制，sdi sdo cs clkIIS用于传输音频，比如一些音频DAC都是I
2021-07-31 20:44:58
509
1
转载 笔试——2019方正FPGA
1.Qusrtus编译完后的JTAG下载文件是哪种后继？sof2.下列哪个能用verilog语言进行描述，而不能用VHDL进行描述？A、开关级B、门级C、RTL级D、寄存器传输级答案：开关级3.verilog中，哪个语句不是分支语句？A、if-elseB、caseC、casezD、repeat正确答案：D4.verilog中，a=4b’1011，那么 &a=A、4b’1011B、4b’1111C、1b’1D、1b’0正确答案：D5.inout 端口可以定义成下
2021-07-20 17:42:37
582
原创 项目总结——STM32低功耗远程数据采集
总结一下之前做的一个项目。项目简介：设计并实现一套基于LORA协议的无线传感器网络，将其运用到某酒厂，实现了白酒酿造过程中的数据智能感知和显示。职责贡献：负责硬件系统模块搭建和低功耗无线传感器数据采集，通过CN3791太阳能充电管理电路和DC/DC升压控制器提供稳定电压，在STM32平台上通过485协议完成数据采集，采用温湿度和光照度三合一传感器，将采集到的数据通过LORA协议完成远程实时传输，并通过RTC待机唤醒等方式降低系统功耗；参与无线传感器网络路由算法研究。低功耗控制策略：1、降低系统时
2021-07-18 16:14:23
1053
转载 面试问题——嵌入式软开2
1、sizeof与strlen的区别（1）sizeof是运算符，strlen是函数；（2）strlen只能做char*做参数，且必须是"\0"结尾；而sizeof可用类型做参数，还可以用函数做参数，如：int sum();printf("%d\n“，sizeof(sum()));输出的结果是sizeof(int),即4.（3）数组做sizeof的参数不退化，传递给strlen就退化为指针了。（4）大部分编译程序，sizeof在编译时确定，因此sizeof(x)可以用来定义数组维数；而strl
2021-07-14 22:36:05
275
转载 面试问题——嵌入式软开1
声明：本文为CSDN博主「翟羽嚄」的文章原文链接：https://blog.csdn.net/mao_hui_fei/article/details/827105361. 用预处理指令#define 声明一个常数，用以表明1年中有多少秒（忽略闰年问题）#define SECONDS_PER_YEAR (60*60*24*365)UL注意点：（1）#define 语法的基本知识（不能以分号结束，括号的使用……）；（2）UL（表示无符号长整型）；（3）预处理器可以计算常量表达式的值；（4）
2021-07-14 16:00:56
512
转载 HLS笔记——HLS的接口描述
参考博客：CSDN博主「朽月」的文章https://blog.csdn.net/zhangningning1996/article/details/107391948本文摘要在编写HLS代码时，各种HLS接口定义的信号令初学者很是懵逼，我自己也是，整理一下以备后续清楚地调用。Vivado HLS需要提取控制逻辑构成状态机，因此会形成一些握手信号，比如ap_start，ap_done，ap_idle，ap_ready等。事实上，Vivado HLS还提供了其他的接口原型供选择。接口分类常见的接口信
2021-07-08 21:49:43
3741
转载 HLS笔记——任意精度
参考博客：https://blog.csdn.net/weixin_36520607/article/details/53152718https://blog.csdn.net/zhangningning1996/article/details/107383183https://blog.csdn.net/christne1225i/article/details/53353801资源浪费设计硬件时，往往是要求更精确的位宽。例如，一个filter的输入是12位和一个累加器的结果只需要一个最大范围为
2021-07-08 20:48:21
1256
1
原创 ZYNQ笔记——OV5640 摄像头 HDMI 显示
OV5640 摄像头 HDMI 显示系统框图及数据流介绍数据流（1）PS端通过SCCB接口驱动OV5640摄像头（SCCB 端口是通过 EMIO 连接至 PS 中）。OV5640图像采集是我们自定义的 IP 核，负责将 OV5640的数据转成视频流数据。（2）视频流数据经过 Video in to AXI4-Stream IP 核转换成 AXI4-Stream IP 格式数据流，然后通过 VDMA 的写通道转成 AXI4 Memory Map 格式，并最终写入 DDR 内存中。VDMA 通过 AX
2021-07-08 11:34:10
4204
1
原创 FPGA笔记——Testbench
笔记8、Testbench设计Testbench搭建步骤：（1）对被测试设计的顶层接口进行例化；（2）给被测试设计的输入接口添加激励；（3）判断被测试设计的输出响应是否满足设计要求。Testbench中的例化应该把input转化为reg,因为待测试设计的输入值是由Testbench决定的。相应的output就应该转换为wire，因为待测试设计的输出值不是由Testbench决定的。inout端口在例化中也是一个wire类型，在Testbench中和RTL代码设计中使用是一样的。流水灯Testbe
2021-07-08 11:21:33
1015
原创 记录——《电子测量与仪器学报》期刊投稿总结
《电子测量与仪器学报》期刊投稿总结1、本人的研究方向是关于图像有关方面，20年12月初写完初稿，经过老师和师姐审阅后，多次修改后，开始选期刊，初步选择的期刊有：中南大学学报自然科学类、电子与信息学报、电子测量与仪器学报、仪器仪表学报和山东大学学报工学版。2、然后仔细浏览了这几本期刊近几年与我研究方向是否有相似之处，即看看人家期刊是否愿意接受这类方向文章，也查阅一下口碑是否有歧视作者院校一类的，最后发现只有仪器仪表学报和电子测量与仪器学报与我文章方向比较一致。这两个期刊同属于中国电子学会主办，一个是EI一
2021-07-04 17:00:50
10130
50
原创 笔记——C语言动态链表
先补充一个我会忽略的知识点：1、print：将信息显示在命令窗口中，输出光标定位在最后一个字符之后。2、printf：将信息进行格式化显示在命令窗口中，输出光标定位在最后一个字符之后。3、println：将信息显示在命令窗口中，输出光标换行定位在下一行开头。单项动态链表的建立主要是反复执行以下3个步骤：（1）调用malloc函数向系统申请一个节点的存储空间；（2）输入该节点的数据；（3）将该节点加入到链表。//函数功能：建立有若干学生数据的单向动态链表#include <stdio.
2021-07-04 16:25:22
262
原创 笔记——C语言指针
一、指针变量的引用（1）&：取地址运算符。例如，&a取得变量a的地址；（2）* ：指针运算符（或称间接访问运算符）取得指针变量指向的内容。例如，*p取得指针变量P所指向的变量的值。指针变量中只能存放地址（指针），不要将一个整数（任何其他非地址类型的数据）赋给一个指针变量。例子：#include<stdio.h>void main(){ int a=10,b=20; int *pointer_1,*pointer_2; //定义指针变量 pointer_1=&am
2021-07-02 22:28:28
151
3
转载 FPGA笔记——同步复位，异步复位
在FPGA逻辑编写时，经常会用到复位操作，那究竟是用同步复位了，还是异步复位了？这两者究竟有什么区别了？同步复位：复位信号和时钟同步，当时钟上升沿检测到复位信号，执行复位操作异步复位：不受时钟影响，只要复位信号有效，就会进行复位。同步复位与异步复位的比较如下表所示：1、同步复位：下面是一个简单的同步复位逻辑module zhaungtaiji( clk, reset, cnt, out_cnt);input clk;input reset;input
2021-06-24 17:23:30
1253
原创 笔试2——嵌入式小知识
1. 代码中使用const定义的变量，存放在下面哪个段中？（）正确答案: D 你的答案: C (错误)textdataCOMMONrodata[解析]bss段：bss段（bss segment）通常是指用来存放程序中未初始化的全局变量的一块内存区域。bss是英文Block Started by Symbol的简称。bss段属于静态内存分配。data段：数据段（data segment）通常是指用来存放程序中已初始化的全局变量的一块内存区域。数据段属于静态内存分配。text段：
2021-06-18 10:44:58
313
原创 笔试 1——浩鲸
1.包含了主机名到ip地址的映射关系的文件是什么 ？A. /eto/HOSNAMEB./eto/hostsc./eto/resolv.confD./eto/net[解析] B/etc/hostname文件包含了Linux系统的主机名，包括完全的域名。/etc/hosts文件包含了IP地址和主机名之间的映射。/etc/resolv.conf文件指定如何解析域名。/etc/networ ks文件用来指定服务器上的网络配置信息。2.下列提法中，不属于ifconfig命令作用范围的是A.配置
2021-06-18 10:14:08
952
转载 数字电路小知识
（1） 三极管工作在开关状态下，其“导通”态和“断开”态，分别指三极管的（ ）A 放大状态和饱和状态 B 截止状态和放大状态C 饱和状态和截止状态 D 截止状态和饱和状态解析：本题答案为C首先回顾一下三极管伏安特性曲线的区域划分。三极管伏安特性曲线分为三个区：截止区、饱和区、截止区。三个区域的划分如下图所示:“断开”态时，VBE=0,iB=0,iC近似为0，三极管集电极可以认为没有电流流过，此时三极管处于截止状态。“导通”态时，因为作为开关使用，不希望三极管ce
2021-06-16 15:45:27
1179
转载 数字电路基础知识——反相器的相关知识（噪声容限、VTC、转换时间、速度的影响因素、传播延时等）
一、反相器的结构CMOS反相器由一个PMOS管、一个NMOS管、一个输入源Vi和一个直流电源Vcc组成。具体的真值表如下图所示:①当Vi为低电平时，对于下管有Vgs<Vgs(th)，NMOS截止；对于上管有|Vg1s1|>|Vgs(th)|，且|Vg1s1|足够大，PMOS管进入可变电阻区，管压降很小，Vo=Vcc。②当Vi为高电平时，对于上管有|Vg1s1|<|Vgs(th)|，PMOS截止；对于下管有Vgs>Vgs(th)，且Vgs足够大，NMOS管进入可变电阻区
2021-06-16 15:25:20
19736
转载 MOS管的开关特性
MOS管的开关特性数字电路中MOS管常被用来作开关管，所以被广泛应用在需要电子开关的电路中，根据构成和导通特性可分为四类MOS管：g被称为栅极，d为漏极，s为源极，B为衬底，在实际生产中，衬底与源极相连，所以MOS管一般有三个极。四类MOS管增强型运用较为普遍，下图是画原理图时增强型NMOS和PMOS管的符号： 漏极和源极之间有一个寄生二极管。这个叫体二极管，在驱动感性负载（指有线圈负载的电路，如马达），这个二极管很重要。 对于NMOS管，通常源极s接地，只要Vgs大于一定的值就会
2021-06-16 12:05:03
1494
原创 常用 Shell命令
常用 Shell命令1、目录信息查看命令ls 命令主要用于显示指定目录下的内容，列出指定目录下包含的所有的文件以及子目录，它的主要参数有：-a 显示所有的文件以及子目录，包括以“.”开头的隐藏文件。-l 显示文件的详细信息，比如文件的形态、权限、所有者、大小等信息。-t 将文件按照创建时间排序列出。-A 和-a 一样，但是不列出“.”(当前目录)和“…”(父目录)。-R 递归列出所有文件，包括子目录中的文件。2、目录切换命令 cdcd / //进入到根目录“/”下
2021-06-15 09:53:05
1182
基于ORL库的PCA人脸识别系统matlab实现代码
2022-04-15
改进SEIR模型的matlab代码.zip
2020-05-12
基于BP神经网络的人脸识别.zip
2020-08-19
人工智能（芬兰交通流预测）.ipynb
2020-06-19
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人