60-硬件设计-PCIE转万兆网卡设计WX1820

已于 2024-05-21 13:30:25 修改
阅读量471 收藏 11
点赞数 4
分类专栏： 硬件设计 文章标签： 硬件工程
于 2024-05-20 14:37:24 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44479192/article/details/139063493
版权

硬件设计-PCIE转万兆网卡设计WX1820

在这里插入图片描述

  1. 上电复位信号，1.8V
    在这里插入图片描述

  2. 预留1K电阻NC上拉1.8V
    在这里插入图片描述

  3. 50M参考时钟输入
    在这里插入图片描述

  4. 预留1K电阻NC上拉1.8V,高有效，有效时跳过外部flsah
    在这里插入图片描述
    5.预留1K电阻NC上拉1.8V,高有效,FLASH的开始地址选择
    在这里插入图片描述

  5. 预留1K电阻NC下拉,高有效。
    在这里插入图片描述

  6. I2C激光模块配置接口，需要上拉4.7K到1.8V
    在这里插入图片描述

  7. 预留1K电阻NC下拉,高有效
    在这里插入图片描述

  8. 预留1K电阻NC上拉1.8V
    在这里插入图片描述

  9. 预留1K电阻NC下拉,高有效
    在这里插入图片描述

  10. H4 G1 预留1K电阻NC下拉。H1 H3 预留1K电阻NC上拉1.8V
    在这里插入图片描述

  11. W20 W21 Y20 NC。Y22 AA20 1K下拉，W22 U19 V20 1K上拉1.8V
    在这里插入图片描述

  12. AB2 预留1K电阻NC上拉1.8V,其余NC
    在这里插入图片描述

  13. E20 D22 1K上拉1.8V。D21 预留1K电阻NC上拉1.8V。着三个引脚内部默认下拉，用于配置FLASH的速率为31.25MHz。其余引脚为外部flash引脚。
    在这里插入图片描述

  14. 串口输出引脚，预留测试点
    在这里插入图片描述

  15. H6通过磁珠接地，H7通过磁珠接1.8V
    在这里插入图片描述

  16. PCIE外部复位输入，接到CPLD.1.8V电平
    在这里插入图片描述

  17. PCIE唤醒引脚。4.7K上拉1.8V
    在这里插入图片描述

  18. 外部100M时钟输入
    在这里插入图片描述

  19. PCIE总线的数据通讯
    在这里插入图片描述

  20. 接200R电阻到地
    在这里插入图片描述

  21. 1K NC到地，预留测试点
    在这里插入图片描述

  22. 1K NC到1.8V
    在这里插入图片描述

  23. pcie有数据传输是信号高，可以外接MOS控制LED
    在这里插入图片描述

  24. 156.25M差分LVDS时钟输入
    在这里插入图片描述
    在这里插入图片描述

  25. A4 B4 D4 E4 万兆数据接口。其余RX接10K到地，TX为NC
    在这里插入图片描述

  26. A18 B18 D18 E18 万兆数据接口。其余RX接10K到地，TX为NC
    在这里插入图片描述

  27. B2 E1有数据传输时，闪亮 ，可以接LED或者接到CPLD。其余引脚分别控制不同的LED指示灯。
    在这里插入图片描述

  28. 电源引脚
    在这里插入图片描述

  29. 光模块接口说明
    TX_Fault：发射告警信号，开集/漏极输出，需要在主板上由4.7K~10K电阻上拉至 VCC_Host。高电平：激光器失效。低电平：正常工作
    TX_Disable：发射关断使能输入，需要在模块内由4.7K ~ 10K电阻上拉至VCCT。低电平： 正常工作。高电平：关断。悬空：关断
    LOS：输入光功率异常指示信号，开集/漏极输出，需要4.7K ~ 10K电阻上拉至VCC_Host。高电平告警：输入光功率低于最差接受光功率
    Mod_ABS：光模块存在检测，需要4.7K ~ 10K电阻上拉至 VCC_Host，低电平表示插入光模块
    在这里插入图片描述

水果里面有苹果
关注
  • 4
    点赞
  • 踩
  • 11
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Linux以太网卡软硬件架构
zhang_shuaifeng的博客
02-15 333
Socket、网卡驱动、Intel E1000E网卡结构、嵌入式端网卡结构、RDMA
万兆以太网物理层编码芯片设计
12-09
万兆以太网物理层编码芯片设计费瑞霞-朱恩-周忻-赵文虎-王志功 东南大学射频与光电集成电路研究所-南京 摘要 提出了一种并行处理的编解码方案/采用这种方案-设计了万兆以太网标准的物理编码子层发送端芯片/芯片由编码8扰码和变速箱'部分组成/考虑到测试问题-该芯片内置了伪随机码数据源/这种方案的优点是逻辑简单8速度快/芯片采用**工艺-用全定制方式实现/芯片引脚分布时参照规格/关键词 编码 并行处理方法 扰码器 变速箱工艺-以全定制方式设计/"系统结构 万兆以太网在**模型中处于物理层.物理层包括从上至下物理编码子层、物理媒质连接子层、2+8物理媒质关联子层、电路实现时-A;3层。又分成了'个小模
基于FPGA的万兆以太网接口的设计与实现
08-25
摘要近年来,云计算和大数据处理迅猛发展,现场可编程门阵列(field programmable gate array,FPGA)由于拥有独特的并行处理能力,已在大数据处理中得到广泛应用.而通信网络的好坏会直接影响大数据处理的性能,基于此提出一种基于IP协议的FPGA万兆可靠保序互联通信系统,基于三指针环形缓冲池以及并行序号管理实现线速万兆数据通信,利用硬件超时重传机制实现可靠数据通信.该系统与用户接口采用先进先出(first infirstout,FIFO)队列方式,接口简单;采用IP协议进行通信,使得通信协议开销较小,具有良好的系统扩展性;实际传输速率可达9.33 Gbit/s.
《FPGA调试记录》Xilinx 7series FPGA 万兆网UDP
qq_32353821的博客
11-01 7572
实现万兆网 UDP通信
Linux网卡驱动一硬件原理篇
张飞online博客
02-28 2035
mdio rgmii 驱动分析
基于单片机的嵌入式系统网络接入方案
as good as well
08-04 1180
引言        在网络技术应用日益广泛的今天，网络传输是最经济有效的数据传输方式。如何利用廉价的51单片机来控制网卡芯片进行数据传输，加载TCP/IP协议连接到互联网，实现网络通信成了众多设计者的目标。但由于指令及资源的限制，实施过程会有许多困难。我们在设计方案中舍弃了耗费资源的高级协议，采用发送小数据包的方式以避免分段，来简化TCP协议和UDP协议，实现互联接入。      
Mellanox ConnectX-2 万兆以太网卡WIN7,WS2008，64位驱动。
02-15
总的来说，Mellanox ConnectX-2 万兆以太网卡结合其专为高性能环境设计的特性，配合适当的驱动程序和系统配置，能够为用户提供稳定、快速的网络连接。对于需要处理大量数据传输的企业级应用，这是一个理想的选择。
行业文档-设计装置-多媒体连接线缆.zip
09-05
6. 以太网线缆（Ethernet Cable）：以太网线缆是网络设备间连接的主要手段，包括传统的RJ-45接口的CAT5、CAT5e、CAT6和CAT6a等，其中CAT6及以上支持千兆甚至万兆网络速度。 7. 耳机线和音频线：这些线缆用于音频...
行业文档-设计装置-教学用网络交换器.zip
09-07
《教学用网络交换器》是针对教育领域设计的专业网络设备文档，主要涵盖了网络交换器的基础概念、设计原理、功能特点以及在教学环境中的应用。网络交换器是构建局域网（LAN）的关键设备，它通过转发数据包实现网络中...
高端路由器8口万兆子卡的硬件设计
01-29
首先详细介绍了高端路由器的八口万兆子卡的功能和硬件架构。然后结合子卡的PCB设计和信号完整性，探讨了PCB叠层设计，利用Polar SI9000软件计算传输线阻抗和线宽以及布线时超高速差分线应注意的规则，最终设计方案...
基于FPGA的万兆网调试
sinat_39724439的博客
07-31 4172
1、高速接口测试 用ibert 2、vivado2019.1无论如何修改片子，在例化ibert时都会报错，放弃vivado，在ise中ibert调试。 3、（1） （2） （3） （4） （5） （6）等待生成完成后，关闭ISE. 4、打开chipscope，下载example_IBERT.bit. 5、在ibert console中可以修改属性，对gtx高速接口进行测试比如回环，眼图分析等，测试比较简单，不做过多介绍。 6、GTX测试，VIVADO新建GTX工程，选择 7 series FP
以太网介绍及硬件设计
热门推荐
sinat_15677011的博客
04-15 1万+
以太网MAC和PHY MAC MAC(Media Access Control) 即媒体访问控制层协议。MAC由硬件控制器及MAC通信协议构成。该协议位于OSI七层协议中数据链路层的下半部分，主要负责控制与连接物理层的物理介质。MAC硬件框图如下图所示： 在发送数据的时候，MAC协议可以事先判断是否可以发送数据，如果可以发送将给数据加上一些控制信息，最终将数据以及控制信息以规定的格式发送到物理层...
基于FPGA和万兆网的GigE Vison设计方案
haoxingheng的专栏
07-19 6595
基于FPGA和万兆网的GigE Vison设计方案 作者：Hello，Panda ...
10G_Ethernet_01 万兆以太网设计引言
比特电子工作室
11-26 6199
目录 1 简介 2 万兆以太网简介 1 简介 从本片文章开始，笔者将给读者带来一个全新系列的文章，系统地讲解万兆以太网的设计原理、设计思路。内容包含万兆以太网的MAC/PCS/PMA简介以及UDP/ARP协议在万兆以太网中的实现，最后将设计融入到FPGA中，并上板进行验证。涉及到使用的主要器件包含XILIXN的FPGA,开发环境为VIVADO2018.2等。 2 万兆以太网简介 在日常生活中，最为常见的以太网接口均为百兆或千兆以太网口，如笔记本电脑或台式机的...
IMX6Q - 硬件设计要点之 网卡PHY
嵌入式系统项目分享
05-06 3122
IMX6Q 的板卡在设计上， 很多朋友都遇到过一个问题，那就是网卡在系统下不稳定。1000M PHY 芯片一般主流的有 AR8031， AR8035， KSZ9201，RTL8211E等，这些都支持 RGMII 接口。核心板在引出RGMII引脚后，通过连接器或者金属化半圆孔连接到载板上，载板上需要走一定长度的线然后接到PHY芯片上，一般在条件允许的情况下，这个距离不宜太长，尽量越短越好，保证信号传...
万兆网调试
ningjinghai11的博客
08-23 3924
使用wireshark抓包注意事项： 由于网卡默认的一包数据比较小，应该手动设置成巨包格式。 步骤： 1.点击配置 2.高级->巨帧数据包->选择4096字节。 抓包数据显示如下： 可见收到的万兆网UDP包，源地址为192.168.1.10，目的地址为192.168.1.5，源即fpga板卡，目的即主机的万兆网卡。 数据分析： 以太网帧格式： Ethern...
virtualbox添加万兆虚拟网卡
最新发布
05-01
在虚拟机中添加万兆虚拟网卡，可提高虚拟机网络带宽和传输速度。下面简单介绍如何在VirtualBox中添加万兆虚拟网卡。 首先，打开VirtualBox管理界面，选择需要添加虚拟网卡的虚拟机，点击“设置”按钮，在“网络”选项卡中选择“适配器 2”，勾选“启用网络适配器”并选择“桥接网卡”模式。然后在“高级”选项卡中找到“适配器类型”，选择“Intel Pro/1000 MT Desktop (82540EM)”或“Intel 82545EM Gigabit Ethernet NIC”类型，并选择“虚拟网络接口”作为“适配器 1”的连接方式。这样便添加了一块新的10000M超高速网卡。 接着，启动虚拟机，在Linux系统下，用ifconfig查看网卡信息，应该可以看到多了一块网卡，可以根据需求配置该网卡的IP地址和其他网络参数。 最后，需要安装virtio驱动和增强功能，在虚拟机中安装好Linux系统后，可以下载安装virtio驱动和增强功能，以提高虚拟机的性能和稳定性。 总的来说，添加万兆虚拟网卡可以提高虚拟机的网络性能和传输速度，尤其对于数据中心和大型应用场景下的虚拟机使用更为适合。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值