16位快速加法器、32位快速加法器（运算器设计）

一.16位快速加法器
首先了解下实验要求，实验要求我们设计出16位并行计算的加法器，因此我们可以借助第三关的四位快速加法器，用四个四位快速加法器构造成一个16位快速加法器。
二.32位快速加法器
实验要求我们设计32位的快速加法器，其思路同16位快速加法器，有两种解题思路，可用两个16位快速加法器进行设计，也可用8个四位快速加法器进行设计（在这里我采用的是后一种解法）。

一.16位快速加法器电路设计如下：
做完前面三关的实验，应该懂得了其电路设计思路，因此在这里就不一一解说了。
但是次高进位千万不要连接错了，如下图所示，用红色方框标注的是次次次高进位（既是第12位进位）次高如下图所示。

二.32位快速加法器电路设计如下:
(注意点仍然是次高进位）