1.Verilog 取绝对值 2.rom地址和数据的对应关系

dina[4*LNA+(i-4)LNB+j]<=sign_llr[4LNA+(i-4)*LNB+j]?(~mix_llr[i]+1):mix_llr[i];//取绝对值
2.

shujv shujv (//rom就是clk上升沿读取地址值，然后输出douta值。所以对应下来就是数据晚地址一拍，
     .clka(clk),
     .ena(ena),
     .addra(addra),
     .douta(dat)
   );