Lockup Cells用于确保数字IC设计中数据完整性，工具分析时序关系并适时插入。在扫描链与EDT逻辑间，若时钟重叠则插入，防止clock skew。report_edt_lockup_cells命令显示插入详情。Lockup Cells分析涉及decompressor到扫描链输入、扫描链输出到compactor、bypass电路等场景，确保信号同步。
工具会分析扫描链和EDT逻辑之间的控制时序元素的时钟的时序关系，当必须要同步时钟并保持数据完整性时插入边沿触发寄存器（lockup cells）。
可以使用report_edt_lockup_cells命令来展示工具已经插入的lockup cells的详细报告。
Lockup Cell Insertion
工具会分析控制时序元素sourcing数据的时钟（source clock）和控制时序元素接收数据的时钟（destination clock）之间的关系。
当source和destination clocks overlap时，工具会插入lockup cell，如下：
- 在一个tester cycle之内，两个时钟具有相同的waveform timing；clocks在相同时间为on，并且它们的edges一致。
- 在同一个周期内，destination clock的有效沿发生晚于source clock的有效沿。
当时钟是non-overlapping时，数据被timing sequence保护，不插入lockup cells。
在每个扫描链的shift clok之前通过pulsing EDT时钟，能够设置EDT逻辑时钟和扫描链shift时钟为non-overlapping。在这种情况下，EDT逻辑和扫描链之间不需要lockup cells。但是，被EDT时钟驱动的lockup cell仍然会被插入到所有bypass扫描链之间。
Lockup Cell Analysis for Bypass Lockup Cells Not Included as Part of the EDT Chains
对不被包含在EDT chains的bypass lockup cells进行Lockup cell analysis，这种情况发生在decompressor和扫描链输入之间的lockups，扫描链输出和compactor之间的lockups，以及bypass电路中的lockups。
最低0.47元/天 解锁文章
扫一扫
5259
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
