weixin_44954910的博客

如果与当前设计相关的ICL module，包含”force_low_input_port_list"或“forced_high_input_port_list”的icl_module属性，那么这些属性所有应用的端口被正确约束，使用约束类型“C0”和“C1”。该命令返回一个创建的端口对象的集合，如果port_name是bus，该命令为每个bus位返回一个具有端口对象的集合，从bus的最左边位开始并以bus的最右边位结束。如果该命令成功了，将会返回新创建的instance的集合。

反标（back-annotation）是为了进行时序分析，从外部文件读取延迟、电阻、电容值等到工具中。使用反标，可以在物理设计的每个阶段之后更加准确地分析电路地时序。

logic Test controller与每个Block Module相关，以执行内部逻辑测试，在相关block mudules的物理区域之间的chip互连的top module中的逻辑，使用位于top module中另一个logicTest controller进行测试。在compactor电路中，XOR的一个或多个stages压缩几个chains中的response到每个channel输出，压缩的扫描链进入相同的扫描channel被称为同一个compactor group。

对于复杂的scan模型，包括多个scan input和scan output pins，在这种情况下，工具识别控制这些嵌入式scan segments的时钟，并在S-rules分析期间只target这些时钟。该rules确保可能被转变为scan的non-scan elements能够被控制，以保持它们当前的数据（违例情况是当所有时钟被关闭时，某个时钟端口被设为X，或另一种情况，时钟是pulse_always，无法关闭）。如果这些pins未被约束，并且导致可扫描的，会发生trace违例。

如果一个scanRegister通过有效的scanInterface响应于scanInterface相关的ShiftEnPort信号，则它被认为在有效的scan path中，当在capture-和update-cycle之间ShiftEnPort保持为低时，该扫描寄存器的数据保持不变。对于internal module，TCKPort的声明是可选的（对hand-off module不是），即使module包含扫描寄存器，在这种情况下，假定测试时钟是隐含的。定义并命名具有特定宽度和特定属性的扫描寄存器。

set_false_path命令标记startpoint/endpoint pairs作为false timing paths，设置false后paths不能传播信号。该命令会扇出这些false paths上的timing约束，因此它们在时序分析期间不会被考虑。该命令禁用指定paths的最大延迟（setup）检查和最小延迟（hold）检查。1.set_false_path：识别设计中的paths，标记为false，因此在timing analysis分析期间不会考虑这些paths。

Mux_select，指定设计中model_mux（复制mux，插入很多的mux，是复制的相同的mux）的初始值是否一致，默认情况下，工具会models_mux作为一样的（mux具有一个选择端，应该是为了使初始时选择端选择的时一致的值）。15.T24：在扫描路径中，两个异步时钟控制的memory单元，sink不能在source改变数据时，从source捕捉数据，当不同的移位时钟之间存在时钟偏差时，如果不满足该规则，可能会导致扫描链移位过程中不必要的直通，这能够导致不匹配或潜在的坏的芯片。

9.report_powet_metrics：显示shift和cpature对于指定测试patterns的功耗指标；设置context为patterns，将提供于scan和IJTAG pattern 生成，ICL提取，和scan pattern诊断有关的功能。7.set_pattern_filtering：创建一组临时可采样的scan patterns。11.set_procfile_name：指定工具稍后处理的新过程文件。6.write_patterns：将当前测试向量设置为指定格式的文件。

2.set_dft_specification_requirements：指定DRC检查的要求，包括DFT规格；19.set_module_matching_options：定义将ICL模块与ICL提取中的设计模块匹配时要使用的可接受前缀和后缀或规律的表达式；7.create_pattern_specification：创建默认的模式规范，是一个配置文件，process_patterns_specification命令将根据模式规范来创建测试，可以编辑或配置默认的模式规范，以生成所需的模式规范。

BAP

Tessent DFT

reapply_setting_after_reelaboration {on|off}，当再次对当前设计使用set_current_design时，将重新阐述设计，当设置为“on”时，Tessent shell会保留某些设置，例如add_clocks、add_black_boxes等；-f，可选，tcl列表，指定指向要加载的design 文件的一个或多个ASCII文件的名称，调用的文件通常是由另一个工具生成，因此该选项以内需使用该文件，而不需要转换为read_vhdl命令所允许的格式。