weixin_44954910的博客

默认，EDT逻辑中包含bypass逻辑，bypass电路可以bypass EDT逻辑，访问设计core中未压缩的扫描链。bypass EDT逻辑可以应用未压缩test patterns到设计中在扫描插入时，bypass可以被插入到core网表中。使能放置MUX和lockup cell以操作core网表中的bypass mode而不是EDT逻辑。该option支持更加有效的设计布线。

附加的shift周期的数量通常是增加了channel input pipeline stages的数量，如果附加的shift周期的数量是4，没有input popelining，并且channel input的大多数pipeline stages有两个stages，则在每个test pattern中的附加shift周期的数量是6。完全加载扫描链所需要的cycles的数量，决定了不增加shift cycles的数量能够添加的pipeline stages的数量的限制。

工具会分析扫描链和EDT逻辑之间的控制时序元素的时钟的时序关系，当必须要同步时钟并保持数据完整性时插入边沿触发寄存器（lockup cells）。可以使用report_edt_lockup_cells命令来展示工具已经插入的lockup cells的详细报告。

scan channels可以被看作虚拟scan chains因为，从tester的角度来说，它们的操作与传统的scan chains相同，因此能够应用传统scan patterns的任意tester，可以应用压缩patterns。默认EDT逻辑包含组合逻辑和flip-flops。定义参数，例如scan channels和lockup cells插入的数量，工具会基于指定的参数、内部扫描链的数量、最长扫描连的长度以及每个链中第一个和最后一个扫描单元的时钟，自动确定EDT hardware的内部结构。