要实现以“1001010001000111”循环输出的序列，最少要多少个寄存器？

最新推荐文章于 2022-11-17 17:14:49 发布
最新推荐文章于 2022-11-17 17:14:49 发布
阅读量4.3k 收藏 17
点赞数 2
文章标签： verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45000519/article/details/108117521
版权

一道数字IC笔试题

要实现以“1001010001000111”循环输出的序列，最少要多少个寄存器？（海光笔试）
①寄存器：寄存器是数字系统中用来存储二进制数据的逻辑部件。一个触发器可以存储1位二进制数据，存储N位二进制数据的寄存器需要用N个触发器组成。
②移位寄存器：如果将若干个触发器级联，则构成移位寄存器。

如果用移位寄存器达到这个循环输出序列的效果，则有多少位，则需要多少个寄存器。本题则是需要16个寄存器。
如果用状态机来做的话，每个状态就是输出一位，将这一组序列输出完后重新回到开始的状态。因此至少需要16个状态。本题最少需要4个触发器来表示16个状态（2^4）。所以最少是4个寄存器。

一个博主写的序列检测器的产生写的挺好。
https://blog.csdn.net/darknessdarkness/article/details/106884392

hyanyu
关注
如何使用开源指令集体系 WAMR—A lightweight runtime for webassembly 快速地将WebAssembly程序转换为运行时环境？
程序员光剑
10-09 754
WebAssembly（Wasm）是一个开源的指令集体系，其目的在于取代JavaScript等脚本语言。它主要基于栈机器结构，具备安全、高效、互通、可移植性等特点。但Wasm作为一种底层编程语言仍处于不成熟阶段，还没有被广泛应用，尤其是在边缘计算领域。WAMR是由宋净超、李松洪、崔维等人开发的一个WebAssembly运行时，目的是提供一个轻量级的运行时环境，使得嵌入式设备、移动终端等设备上可以执行WebAssembly程序。基于该运行时环境，WAMR提供了面向模块化设计的功能，允许用户自定义模块接口。
【2023 海光 笔试题】~ 题目及参考答案
qq_40549426的博客
12-20 5569
今天分享的是海光的关于IC验证的笔试部分题目！！！本次笔试题一共三部分：单选15、多选10、填空5。下边是具体的题目，仅仅是回忆，哈哈哈！！！
verilog序列生成器最少移位寄存器实现
u012116328的博客
11-02 1112
verilog序列生成器最少移位寄存器实现序列生成器序列生成器实现方式移位寄存器版（输入序列版）最少移位寄存器版VCS仿真 ![仿真](https://img-blog.csdnimg.cn/42e1e4f55f4443faa70b38adad7c5db1.png?x-oss-process=image/watermark,type_ZHJvaWRzYW5zZmFsbGJhY2s,shadow_50,text_Q1NETiBASmFydmlz56CB5ZGY,size_20,color_FFFFFF,t_7
使用3个寄存器产生011序列
I_LOVE_MCU的博客
09-08 190
据我理解，应该有万能的公式，但是我不会，就枚举了一下首先，如果只有一个非是不行的，那会产生000111的序列如果没有非的话，就是0序列如果全部都是非的话，也不行，那样就等效于一个非所以是两个非reg clk;reg rst_n;clk = 0;rst_n = 0;endq3
2021-03-28 用D触发器和适当的门电路实现一个输出长度为15的n序列产生器
APPDREAMER的博客
03-28 1109
用D触发器和适当的门电路实现一个输出长度为15的n序列产生器 前言 本次实验所用软件为Quartus||9.0，所用板载为EPF10K20T144-4。 注意事项 （1）我们本次所需为二进制使用，所以设置仿真引脚时应像如图所示设置 （2）在向板载烧入程序的时候时记得安装驱动。 （3）在设置完引脚以后一定要记得将原理图文件编译一次。再往板载里面烧 搭建仿真电路图 1、创建Block Diagram/Schematic File文件 2、搭建自己的电路图 （注：电路原理图如下） 2.1第二步可能遇到的问题：
序列产生器
spx1164376416的博客
04-25 4299
序列信号产生器 顾名思义，就是周期性的产生某段序列信号，这里介绍几种方法。 **第一种方法，**最容易想到的方法，设置一个长度和序列长度一样长的信号，在复位时，赋值为该段序列，接下来循环移位即可。 例 ：设计一个序列信号发生器电路，能在CLK信号作用下周期性输出“1010110111”的序列信号。 module sequence_generator( input clk , input rst_n , output out_sequence //可以根据题目要求加输出
触发器和序列
qq_43080023的博客
10-15 572
CREATE SEQUENCE PERSON_sequence INCREMENT BY 1 -- 每次加几个 START WITH 36 -- 从1开始计数 NOMAXVALUE -- 不设置最大值 NOCYCLE --一直累加，不循环 N...
Verilog实现序列信号发生器
luoai_2666的博客
08-28 5018
长度为n=6的序列信号110111 循环移位寄存器 会消耗较多的寄存器资源。需要n个寄存器，也就是6个。 由于输入输出之间没有组合电路，不需要组合逻辑反馈运算，因此电路工作频率高，但问题在于移位寄存器的长度取决于序列长度，占用电路面积大。 module seq_gen( input clk, input rst_n, output
数字集成电路设计（四、Verilog HDL数字逻辑设计方法）（二）
y_u_yu_yu_的博客
11-17 3569
时序电路的设计
如何用 Lua 实现一个微型虚拟机？有点意思
linuxguitu的博客
12-23 1300
目录 介绍 机器指令模拟 最终核心代码 虚拟机内部状态可视化 完整项目代码 后续计划 参考 介绍 在网上看到一篇文章使用 C 语言实现一个虚拟机, 这里是他的代码Github示例代码, 觉得挺有意思, 作者用很少的一些代码实现了一个可运行的虚拟机, 所以打算尝试用Lua实现同样指令集的虚拟机, 同时也仿照此文写一篇文章, 本文中大量参考引用了这位作者的文章和代码, 在此表示感谢. 准备工作: 一个Lua环境 文本编辑器 基础编程知识 为什么要写这个虚拟机? 原因是: 很...
444句英语让你摆脱学英语的苦恼~超级实用~
06-09
英语444句英语让你摆脱学英语的苦恼~超级实用~
2维euler流场求解器
08-24
求解二维Euler方程的流场求解器，可以计算二维翼型流场，编程语言采用Fortran，网格为非结构网格，空间里县采用jamson中心格式，时间离散采用四步龙格库塔显式时间离散，
流星网络电视lpk.dll破解
06-10
将LPK.DLL放入流星网络电视主程序同一文件夹下即可，所有VIP节目都可以观看!因为是破解，有些杀软会认为LPK.DLL是病毒，大家可放过即可！
navicatdesignquery.sql.bak系统找不到指定路径错误的解决方法
08-26
今天小编就为大家分享一篇关于navicatdesignquery.sql.bak系统找不到指定路径错误的解决方法，小编觉得内容挺不错的，现在分享给大家，具有很好的参考价值，需要的朋友一起跟随小编来看看吧
计算机操作系统安全序列详解,操作系统知识梳理
weixin_34185033的博客
07-21 4649
第一章：概述什么是操作系统？是一段一直运行在计算机上的程序是资源的分配者向上管理软件向下管理硬件为用户提供良好接口中断的概念？中断指当出现需要时，CPU暂时停止当前程序的执行转而执行处理新情况的程序和执行过程。中断向量的概念？各种设备的中断处理子程序的地址数组什么是系统调用？由操作系统实现提供的所有系统调用所构成的集合即(Application Programming Interface，API)...
Verilog -- 序列发生器的设计
darknessdarkness的博客
06-21 5915
Verilog – 序列发生器的设计 @(verilog) 文章目录Verilog -- 序列发生器的设计1. 题目2. 思路1 - 状态机实现3. 思路2 - 移位寄存器实现4. 思路3 -- 计数器+组合逻辑 1. 题目 产生序列信号11010111至少需要几级触发器？ 2. 思路1 - 状态机实现 最容易想到的就是采用状态机，每个状态输出序列中的一位，发送完一组序列后回到开始状态继续循环。需要注意的是状态变量的位宽，由于题目要求采用最少的触发器，因此至少需要log2(序列长度)log_2(序列长度
IC笔试题
yh13572438258的博客
03-18 4205
一、选择题 1.在不影响逻辑功能的情况下， CMOS与非门的多余输入端可 ______。 A.接高电平 B.接低电平 C.悬空 D.通过电阻接地 答案 ：A解析 ：CMOS与非门，只要有一个输入端为低电平，与运算后均为低电平，输出为高电平，影响了输出结果，若接地或悬空会使输出始终为1。 CMOS与门、与非门：多余端通过限流电阻（500Ω）接电源； CMOS或门、或非门：多余端通过限流电阻（500Ω）接地； TTL与门、与非门： （1）将多余输入端接高电平，即通过限流电阻与电源相连接； （2）通过大电阻（大
Verilog 序列信号发生器的三种设计思路
热门推荐
qq_38573940的博客
11-28 1万+
在数字电路中， 序列信号是指在同步脉冲作用下循环地产生一串周期性的二进制信号.能产生这种信号的逻辑器件就称为序列信号发生器.根据结构不同,它可分为反馈移位型和计数型两种。 移位型序列信号发生器是由移位寄存器和组合电路两部分构成，组合电路的输出，作为移位寄存器的串行输入。 　　计数型序列信号发生器能产生多组序列信号,这是移位型发生器所没有的功能.计数型序列信号发生器是由计数器和组合电路构成的。 　　本实验的目的就是设计一个序列信号发生器。设计产生序列11100100、11100100、···的计数型序列信号发
数字电路-时序逻辑电路
让你爱上电路设计
04-08 4969
数字电路之于FPGA意义重大。本内容包括脉冲的上升/下降时间介绍，常用逻辑电路介绍，时序逻辑电路分析等。
编程实现一个简单的线性反馈移位寄存器并用输出序列对给定明文实施逐比特加密
最新发布
05-27
好的，我可以为你解答这个问题。线性反馈移位寄存器（Linear Feedback Shift Register, LFSR）是一种常见的随机数生成器。它通过对寄存器中的数据进行位移和异或操作来生成随机序列。下面是一个简单的 4 位 LFSR 的代码实现： ```python class LFSR: def __init__(self, init_state, feedback_mask): self.state = init_state self.feedback_mask = feedback_mask def shift(self): bit = self.state & 1 self.state >>= 1 if bit == 1: self.state ^= self.feedback_mask return bit ``` 其中，`init_state` 表示寄存器的初始状态，`feedback_mask` 表示反馈多项式。在每次 `shift()` 操作时，寄存器中的数据向右移动一位，并根据反馈多项式进行异或操作，得到新的位。最右侧的位则被返回作为输出。 为了对给定明文实施逐比特加密，我们可以将明文按比特分割，并将每个比特与 LFSR 的输出进行异或操作，得到密文。具体的实现可以参考下面的代码： ```python def encrypt(plaintext, lfsr): ciphertext = [] for byte in plaintext: for i in range(8): bit = (byte >> i) & 1 encrypted_bit = bit ^ lfsr.shift() ciphertext.append(encrypted_bit) return bytearray(ciphertext) ``` 其中，`plaintext` 表示明文，`lfsr` 表示 LFSR 的实例。将明文按比特分割后，对每个比特都进行加密，并将结果保存到 `ciphertext` 中。 这样，我们就可以使用 LFSR 对明文进行简单的逐比特加密了。需要注意的是，在实际应用中，LFSR 的安全性是有限的，因此不适合用于加密敏感数据。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值