芯片基础 | Verilog仿真平台及数字逻辑仿真（上）

被测试器件DUT是一个二选一多路器，测试程序(testbench)提供测试激励及验证机制

Testbench使用行为级描述，DUT采用门级描述

下面将给出Testbench的描述、DUT的描述及如何进行混合仿真(行为级+门级)

DUT (Device Under Test)

module mux2_1(
    //Port declarations 端口声明
    output wire out,
    input wire a, b, sel
)
    // internal variables 内部信号变量
    wire sel_, a1, b1;

    //netlist 网表
    not(sel_, sel);
    and(a1, a, sel_);
    and(b1,b,sel);
    or(out,a1,b1);
endmodule

代码要手翘写哦。</