搞DDR，你必须得看看我的这篇笔记（二）

最新推荐文章于 2024-11-06 23:06:53 发布
最新推荐文章于 2024-11-06 23:06:53 发布
阅读量389 收藏 1
点赞数
分类专栏： 数字IC 文章标签： 笔记 内存 DDR
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45264425/article/details/140696459
版权

Hey！来了来了！

上一篇聊了DDR的内存，我老实说我向来是很少去回读自己的文字。因为我总是觉得和听自己语音一样有点尴尬。但是上一篇看了了一下，发现有几个地方讲的有点笼统了，不够详细。

所以在开始今天的DDRC之前，我先再次的啰嗦一下寻址的那个部分，就是系统的地址是如何映射到我们DDR里面的。

我们拿DDR4说事情吧。

一个DDR4 x 16 1GB的颗粒。

  • 19根地址线
    • 16根ADDR
    • 2根BA
    • 1根BG
  • 16根数据线
    • </
了解本专栏 订阅专栏 解锁全文 超级会员免费看
TrustZone_Hcoco
关注
专栏目录
订阅专栏
搞DDR，你是可以看看我的这篇笔记（四）
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
07-29 277
从访问延迟的角度来看，显然“打开页” < “关闭页” < “跨页”。为了提高DDR数据总线的整体利用率，
搞DDR你必须得看看我的这篇笔记
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
07-24 629
好好带你认识一下DDR。如果你是专家，抱歉是我唐突了。
关于DDR协议的一些操作的理解4
juvenilexhq的博客
09-26 687
图中的page size表示的就是一行所存储的内容，以64MB*16格式为例，一行一共有10列，每一列存储16bit，也就是2Byte吗，所以一个page size所总共包含的大小是2KB大小空间。可以发现bank地址+行地址是一起的，而随后的读写命令和列地址是一起的，而列地址实际是没有和AP和BC复用的，也就是说auto precharge/burst chop是和读写操作是并行的。等效速率：考虑上下数据沿都采样的问题，是IO速率的两倍（我理解应该是总线上对应的速率，总线都是单时钟沿）
日常笔记之DDR
hxHardway的博客
09-06 573
DDR内存全称是DDR SDRAM(Double Data Rate SDRAM，双倍SDRAM)。DDR SDRAM最早是由三星公司于1996年提出，由日本电气、三菱、富士通、东芝、日立、德州仪器、三星及现代等八家公司协议订立的内存规格，并得到了AMD、VIA与SiS等主要芯片组厂商的支持。它是SDRAM 的升级版本，因此也称为「SDRAM II」。 DDR是现在的主流内存规范，各大芯片组
搞DDR，你是可以看看我的这篇笔记（三）
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
07-28 381
PHY被视为与外部DDR4或LPDDR4/4X SDRAM设备的低级物理接口，以及所有校准逻辑，用于确保物理接口本身的可靠运行。PHY生成与存储设备接口所需的信号时序和序列。时钟/地址/控制生成逻辑写入和读取数据路径上电后初始化SDRAM的逻辑此外，PHY还包含校准逻辑，用于对读写数据路径进行时序训练，以考虑系统的静态和动态延迟。
DDR自学笔记
吉孟雷的博客
06-29 1523
以下面的DDR3读取为例，下图中共有8条数据线，每一条数据线都是一个8选1模拟开关的输出，每个输出前面还有8个输入，这个8个输入分别来自8个bank，8个输入会先存在fifo中缓存，MUX读出的时钟就是内核时钟的4倍，由于DDR的时钟上下边沿采样，所以读出8个数据的时间就是1个内核时钟，8个输出就对应64个输入，prefetch的8n的n是指DQ的IO位宽，表示以位宽的8倍来预取数据，n也就是DQ的数量一般可以是4，8，16，对应预取数据就是32，64，128。每行有1024列，每列包含8位数据。
DDR3 内存大小计算
fangshengdexianyu的博客
11-27 3280
转自https://www.icode9.com/content-3-663142.html 首先，我们先了解一下内存的大体结构工作流程，这样会比较容量理解这些参数在其中所起到的作用。这部分的讲述运用DDR3的简化时序图。 DDR3的内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。和表格的检索原理一样，先指定一个行（Row），再指定一个列（Column），我们就可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理。对于内存，这个单元格可称为存储单元,那么这个表格（存储阵列）就...
搞DDR必懂的关键技术笔记：DDR training
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
08-12 1701
在解释DDR（Double Data Rate）内存系统中的Training机制时，我们首先要理解DDR接口的基本特性和面临的挑战。DDR使用并行接口总线进行数据传输，这意味着多个数据位（如64位或128位）**同时在一组信号线上传输。**随着总线频率的增加，信号在PCB（印刷电路板）上的传输变得更加复杂，因为PCB走线的长度差异PVT（工艺、电压、温度）变化等因素会导致信号传播时间（即延迟）的差异。
搞DDR必懂的关键技术笔记：深入探究DDR物理结构
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
08-05 490
具体来说，当在x16 DQ模式下工作时，内存接口可以并行处理更多的数据（因为有两个Bank可以同时被激活，并且每个Bank的访问宽度是16位），这提高了数据传输的吞吐量。但是，在x8 DQ模式下，虽然一次只能激活一个Bank，并且访问宽度减半（每个Bank的访问宽度现在是8位），但这允许在逻辑上更深入地访问内存。然而，从逻辑和访问效率的角度来看，它给人一种“容量更大”的错觉，这主要是因为改变了数据访问的方式和Bank的利用率。此外，在所有这些操作之间，内存还需要以固定的周期进行刷新，以防止数据丢失。
搞DDR必懂的关键技术笔记：Initialization, Training ， Calibration
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
08-04 545
当一个带有DRAM子系统的设备上电时，DRAM达到可操作状态之前会发生一系列事件。以下是根据JEDEC规范中的状态机所显示的DRAM从上电到可操作状态所经历的各种状态。本质上，初始化过程包括四个不同的阶段： 本文的内容就按照这个流程来展开一一聊聊，有些地方，为了讲清楚，有点啰嗦，请海涵。为了更好地理解以下部分，我们假设您有一个如下所示的系统——带有1个DIMM模块的ASIC/FPGA/处理器。上电和初始化是一个固定且定义明确的步骤序列。通常，当系统加电且ASIC/FPGA/处理器中的控制器从复位状态中解除时
搞DDR必懂的关键技术笔记：ODT
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
08-03 828
在传输线的特性阻抗下对其进行终结是非常重要的。终结技术对于保持信号完整性至关重要，因为它们可以通过最小化信号反射、防止数据损坏以及确保传输线上的可靠通信来实现这一点。在高速设计中，信号以更快的速度传输并遇到更显著的阻抗变化，有效的终结有助于缓解“信号失真、过冲和下冲”等问题。通过匹配线路阻抗并正确终结传输线，设计师可以减少信号反射、控制信号转换并优化通信通道的性能。这在信号完整性至关重要的场景中尤为重要，例如高速数据网络、电信系统和高性能计算环境中。串联终结（Series Termination）
搞DDR必懂的关键技术笔记：MBIST、BIRA与BISR | 算法与自修复机制深入解析
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
08-12 733
开始之前，先解释一下标题的几个名词。：是确保计算机内存（如DRAM、SRAM等）在制造、集成到系统后以及使用过程中能够正确无误地存储和检索数据的过程。内存测试对于保证系统稳定性和可靠性至关重要。：是一种在芯片内部实现的测试机制，用于在芯片上电或复位时自动检测内存故障。MBIST通过生成测试向量（test patterns），将这些向量写入内存，然后读取并验证结果来检测内存错误。它大大减少了对外部测试设备的需求，提高了测试效率和覆盖率。
DDR4 硬件设计笔记
热门推荐
qq_26815321的博客
06-06 1万+
DDR4-DRAM是第四代支持双倍数据读取，支持随机位置存取的静态存储器。DDR4-DRAM的工作原理。DDR之T拓扑和Fly-by拓扑。DDR的硬件设计。DDR4 PCB设计要点介绍。DDR4之PCB走线间距的串扰评估。DDR4之内存通道(channel)和内存列(rank)。
RK3588开发笔记：CPU、GPU、DDR和NPU模式设置与查询
flypig has a dream！
11-05 239
以下是关于RK3588开发板在和NPU模式设置与查询的开发笔记，希望可以帮助开发者深入了解该芯片的硬件资源配置和调试方法。提示：以下是本篇文章正文内容，下面案例可供参考以上是对RK3588中CPU、GPU、DDR和NPU的模式设置与查询方式的总结。合理设置这些模块的工作频率和模式，可以显著优化RK3588在不同场景中的性能和功耗。
嵌入式通信协议：MODBUS简明学习笔记
weixin_73867577的博客
11-02 378
学习Modbus的简明学习笔记
SPI通信详解-学习笔记
qq_45059758的博客
11-04 529
SPI通信
软件测试学习笔记丨Vue常用指令-条件渲染（v-if）
ceshiren_com的博客
11-05 580
v-show只是简单控制dom元素的display属性。v-if通过操纵dom元素来进行切换显示。
协议栈攻击分类（CISP-PTE笔记）
最新发布
土豆片的博客
11-06 630
1.协议栈自身的脆弱性​ 1）缺乏数据源验证机制​ 2）缺乏完整性验证机制​ 3）缺乏机密性验证机制2.网络接口层攻击3.网络层攻击4.应用层攻击。
RL学习笔记-表格型方法
m0_63213284的博客
11-02 442
参考资料：蘑菇书；《世界冠军带你从零实践强化学习》B站课程。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

TrustZone_Hcoco

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值