搞DDR必懂的关键技术笔记：DDR training

于 2024-08-12 20:54:19 发布
阅读量1k 收藏 1
点赞数 22
分类专栏： 数字IC 文章标签： 笔记 嵌入式 数字电路 DDR
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45264425/article/details/140911647
版权

DDR Training来了。

当你看到这篇文章的时候，我已经在徒步的路上了。天气预报说明天是个晴天，于是下班决定去看看日出。

DDR Training概述

在解释DDR（Double Data Rate）内存系统中的Training机制时，我们首先要理解DDR接口的基本特性和面临的挑战。

DDR使用并行接口总线进行数据传输，这意味着多个数据位（如64位或128位）**同时在一组信号线上传输。**随着总线频率的增加，信号在PCB（印刷电路板）上的传输变得更加复杂，因为PCB 走线的长度差异、PVT（工艺、电压、温度）变化等因素会导致信号传播时间（即延迟）的差异。

信号时序与质量问题

当信号时序没有正确对齐，或者信号质量因上述因素而下降时，DDR控制器在采样点读取的数据可能会出错，导致读写操作异常。这是因为DDR在每个时钟周期的上升沿和下降沿都会进行数据传输，任何微小的时序偏差都可能导致数据被错误地采样。

Training机制的作用

为了解决上述问题&

了解本专栏 订阅专栏 解锁全文 超级会员免费看
TrustZone_Hcoco
关注
专栏目录
订阅专栏
搞DDR必懂的关键技术笔记：Initialization, Training ， Calibration
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
08-04 257
当一个带有DRAM子系统的设备上电时，DRAM达到可操作状态之前会发生一系列事件。以下是根据JEDEC规范中的状态机所显示的DRAM从上电到可操作状态所经历的各种状态。本质上，初始化过程包括四个不同的阶段： 本文的内容就按照这个流程来展开一一聊聊，有些地方，为了讲清楚，有点啰嗦，请海涵。为了更好地理解以下部分，我们假设您有一个如下所示的系统——带有1个DIMM模块的ASIC/FPGA/处理器。上电和初始化是一个固定且定义明确的步骤序列。通常，当系统加电且ASIC/FPGA/处理器中的控制器从复位状态中解除时
DDR中的Training？
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
05-07 4873
最近不是在看启动吗？里面总是有个DDR Training，就很纳闷这是个啥。但是一百度实在是没找到。不小心今天找到了一篇前辈的文章，这我不得马上去整来学习一下。有人说BIOS程序就是按照硬件手册和根据用户选择填寄存器，几张表就能解决的事为什么要这许多程序呢？虽然数千个选择形成的组合爆炸让穷举表成为不可能，但它也道出了BIOS大部分程序的实质：填写寄存器。有一个声音发出了不同意见，在BIOS程序里面，长期居住了一个另类，他的名字叫做MRC：内存参考代码。他的任务就是初始化内存。
LPDDR4的训练(training)和校准(calibration)--Write Leveling(写入均衡)
ltqdxl的博客
04-13 8816
Write Leveling是从DDR3开始引入的概念，为了解决DQS和CLK的edge alignment的问题。   因为从DDR3开始采用了新的拓扑结构：fly-by。即多个DRAM放置在PCB上时(或多个die)，地址线，控制线，时钟线采用fly-by方式进行布线，DQ,DQS和DMI还是采用点对点的布线方式。采用了fly-by的结构，CLK到达菊花链的各个die的时间是不一样的。具体而言，到达菊花链起始端会早些，到达末端会晚些，对于分布在链上的各个DRAM chip来说，不仅存在time skew
ddr training什么意思
热门推荐
hbcbgcx的博客
12-18 1万+
DDR布线，完全按等长约束就没有ddr training的说法。 当布线去掉等长约束或放宽约束条件，就要做ddr training，以保证时序的完整性，使信号的建立&保持时间窗口一致。 ddr training是调整Addr/Cmd信号对CLK，DQ信号对DQS的延时。 由于没做等长约束，信号有长，有短，就会导致信号有快，慢之差（信号在1000mil走线耗时约160~180ps，相对FR-...
一文搞懂DDR内存原理（值得收藏）！
程序员高级码农的博客
05-24 1571
DDR4 和 DDR5 比较(源自 Rambus)1.1 速率的提升。
DDR基本原理
weixin_50518899的博客
05-27 2295
DDR SDRAM（Double Data Rate Synchronous Dynamic Random Access Memory，双数据率同步动态随机存储器）通常被我们称为DDR，其中的。DDR是一种掉电就丢失数据的存储器件，并且需要定时的刷新来保持数据的完整性。现在嵌入式系统设计或者计算机设计，考虑到存储性能、存储容量、成本等因素，通常采用存储金字塔式的设计，比如CPU后面紧接着寄存器，寄存器后面跟着cache，cache后面紧接着DDR，然后DDR后面跟着SSD、EMMC等非易失。
DDR Training
LUOHUATINGYUSHENG的博客
10-17 5086
DDR Training Motivation:As the clock frequency runs higher, the width of the data eye becomes narrower to sample data (channel signal integrity and jitter contribute to data eyereduction). DDR trainin...
DDR4 - Initialization, Training and Calibration
weixin_42238387的博客
10-19 2835
引言 Introduction 当一个拥有 DRAM 子系统的设备启动时，有几件事需要在 DRAM 进入工作状态之前完成。下图是来自 JEDEC specification （DDR4 标准，https://www.jedec.org/standards-documents/docs/jesd79-4a）的状态机，展示出上电之后 DRAM 经历的几个状态。 图-1 DDR4 初始化状态机 实质上，完整的初始化过程（Initialization）包括以下 4 个单独的步骤： 上电与初始化 ，Pow
DDR3基本概念11 - DDR Read/Write training
tbzj_2000的博客
07-09 9200
目录DDR3基本概念11 - DDR Read/Write trainingRead trainingWrite training参考文献 DDR3基本概念11 - DDR Read/Write training 所谓的读或写训练，是为了保证： 写操作时，时钟边沿对齐数据眼中心 读操作时，DQS边沿对齐数据眼中心 Read training Read Centering The purpose of read centering is to train the internal read captur
DDRx技术介绍-Write-leveling、Fly-by拓扑、DBI功能与POD电平
12-29
Write leveling 功能和 Fly_by 拓扑密不可分。Fly_by 拓扑主要应用于时钟、地址、命令和控制信号， 该拓扑可以有效的减少 stub 的数量和他们的 长度，但是却会导致时钟和 Strobe 信号在每个芯片上 的飞行时间偏移,这使得控制器（FPGA 或者 CPU）很难保持 tDQSS、 tDSS 和 tDSH 这些参数满足时序 规格。因此 write leveling 应运而生，这也是为什么在 DDR3 里面使用 fly_by 结构后数据组可以不 用和时钟信号去绕等长的原因，数据信号组与组之间也不用去绕等 长，而在 DDR2 里面数据组还是需 要和时钟有较宽松的等长要求的。
DDR_PHY_Interface_Specification_v3_0.pdf
02-24
DDR_PHY_Interface_Specification_v3_0.pdf 。 DDR PHY 与 Controler 间的 DFI 接口标准协议。
ddr phy 规范
07-07
ddr phy 规范 参考物理设计
搞DDR必懂的关键技术笔记：深入探究DDR物理结构
最新发布
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
08-05 379
具体来说，当在x16 DQ模式下工作时，内存接口可以并行处理更多的数据（因为有两个Bank可以同时被激活，并且每个Bank的访问宽度是16位），这提高了数据传输的吞吐量。但是，在x8 DQ模式下，虽然一次只能激活一个Bank，并且访问宽度减半（每个Bank的访问宽度现在是8位），但这允许在逻辑上更深入地访问内存。然而，从逻辑和访问效率的角度来看，它给人一种“容量更大”的错觉，这主要是因为改变了数据访问的方式和Bank的利用率。此外，在所有这些操作之间，内存还需要以固定的周期进行刷新，以防止数据丢失。
搞DDR，你是可以看看我的这篇笔记（四）
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
07-29 154
从访问延迟的角度来看，显然“打开页” < “关闭页” < “跨页”。为了提高DDR数据总线的整体利用率，
搞DDR，你是可以看看我的这篇笔记（三）
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
07-28 241
PHY被视为与外部DDR4或LPDDR4/4X SDRAM设备的低级物理接口，以及所有校准逻辑，用于确保物理接口本身的可靠运行。PHY生成与存储设备接口所需的信号时序和序列。时钟/地址/控制生成逻辑写入和读取数据路径上电后初始化SDRAM的逻辑此外，PHY还包含校准逻辑，用于对读写数据路径进行时序训练，以考虑系统的静态和动态延迟。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

TrustZone_Hcoco

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值