许多数字高速数据流,如以太网,都是在没有任何特定时钟信息的情况下传输的。
因此,接收端必须根据接收到的数据生成一个输入时钟。在实际操作中,一个锁相环(PLL)会对准输入数据的跳变,从而提取出合适的时钟信号。这个恢复的时钟也被用来对输入数据进行重新定时。这个过程被称为时钟与数据恢复(CDR)。
高速模拟串行解串器(SerDes)系统利用时钟与数据恢复(CDR)电路来提取正确的时间,以便对接收到的波形进行准确采样。CDR电路会生成一个时钟信号,该信号与传输信号的相位和频率(在一定程度上)保持一致。
相位跟踪(一阶CDR)通常通过使用 nonlinear bang-bang 或Alexander (Alexander)相位检测器来实现,该检测器驱动压控振荡器(VCO)。频率跟踪(二阶CDR)会整合任何剩余的相位误差,并补偿发射机参考时钟与接收机参考时钟之间的较大差异。serdes.CDR和serdes.DFECDR使用的是一阶CDR算法。
数据流必须以这样的方式编码,即流中存在足够的数据跳变(即减少连续相同数据符号的数量)。一种常见的编码方案是64B/66B编码。
将一个光/电信号从一点传输到另一点的主要目的是保持信