仿真流程、rtl仿真与网表仿真

一、RTL行为级仿真
rtl仿真，也叫功能仿真，这个阶段的仿真可以用来检查代码中的语法错误以及代码行为的正确性，其中不包括延时信息。如果没有实例化一些与器件相关的特殊底层元件的话，这个阶段的仿真也可以做到与器件无关。
需要的文件：编写的verilog源文件以及tb文件。如果用到了pll、memory、dsp等ip核，需要挂载器件库文件。
RTL行为级仿真分rtl仿真分支与asic仿真分支，区别在于memory库文件的不同，asic仿真为memory库全部文件，逻辑可以跑到底层。

RTL仿真
ASIC仿真：RTL代码+memory库仿真模型
DC网表仿真：初步综合后的网表仿真
DFT网表仿真： 进一步综合后的仿真，加入了dft测试端口的网表，仍无时序
SDF反标仿真：也叫PR网表仿真， standard delay format 综合后的网表仿真，有时序，并且已经布局布线。

二、门级仿真
门级仿真，网表仿真，也叫综合后仿真，综合后生成的网表文件（.vo）加tb仿真；网表是与器件有关的，所以要挂载好相关器件库文件。
对于quartus生成的vo文件，首先要注释掉其中的挂载sdo文件语句，否则仿真是时序仿真，因为添加了sdo延时文件。
需要的文件：vo网表文件以及tb文件。需要挂载器件库文件。

三、时序仿真
时序仿真，也叫后仿真。网表文件加延时，仿真中会包含延时信息。
需要的文件：vo网表文件以及tb文件以及延时文件sdo(采用脚本挂载)。需要挂载器件库文件。