![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
bug
文章平均质量分 64
彼方云城
我宁愿要微小的哪怕就一点点的进步 也不要沉浸在对完美的幻想里
展开
-
【VGA显示】像素坐标数据和有效使能不同步
VGA显示实验中输出的像素数据信号和协议中的使能信号不同步原创 2023-01-06 12:51:06 · 209 阅读 · 0 评论 -
【Verilog】generate-for循环语句执行语句不能对多位宽数据赋值
在采用generate - for 语句实现LFSR的过程中,发现其循环执行语句不能对多位宽的变量进行赋值。原创 2022-09-12 20:37:01 · 610 阅读 · 0 评论 -
【FPGA学习】静态数码管实验仿真无误但是上板现象错误
FPGA控制数码管静态显示程序,仿真正确但是上板出错原创 2022-07-29 21:39:30 · 2013 阅读 · 0 评论