前两天在工作中需要用到verilog的dump函数,一番百度之后发现网上只有一种内容,但是很多人都在传播那一份博文,谁是原创也说不清楚,原博文内容也写的模模糊糊,仅仅具有极有限的参考价值。
下面我来结合实际应用,具体介绍一下工作中的常用dump函数及应用场景
Verilog提供一系列系统任务用于记录信号值变化,常见的格式有vcd,fsdb等。
.fsdb文件常用于verdi等软件,可以用来做仿真后查看波形。
.vcd文件可以用于板级验证及芯片的验证。
$dumpfile(NUM,"file.fsdb");
/*NUM是dump波形的层级,具体来说,如果NUM = 0,则说明dump层级为所有层级*/
$dumpfile(NUM,"file.vcd");
/*.vcd格式是test pattern所用到的一种固定格式,一般可以由我们的