本文介绍了Verilog语言中的function函数，尽管其应用不如task广泛，但作为编程中的一个重要元素，理解并掌握function的使用至关重要。文章通过示例代码展示了function的特性，特别是automatic选项的影响，它会导致编译器为每个调用位置生成独立的电路，这一特点在设计选择中应当注意。
verilog作为一种比较底层的语言，留给我们玩花活的空间本身并不多，但是不多不代表没有。作为一个技术性工程狮，不玩花活天理难容，就算语言底层，我们也要努力花起来，妖娆！
function就是一个非常不错的花活道具，虽然在应用中不如task，但是作为唯二的花活道具，我们还是非常有必要掌握的。
下面我们象征性来一段代码：
function automatic unsigned[7:0] reverse (input [7:0] data);
integer i;
begin
for 
最低0.47元/天 解锁文章
扫一扫
评论
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
查看更多评论
添加红包
