＜Verilog实现除法器＞恢复余数除法器之单时钟周期改进版

IC跳跳鱼

于 2021-05-26 21:40:19 发布

阅读量1k

点赞数 2

分类专栏： Verilog 小IP设计__持续更新版文章标签： verilog

本文链接：https://blog.csdn.net/weixin_45536424/article/details/117305870

版权

本文介绍了除法器在数字电路中的重要性，并重点讲解了使用Verilog语言实现恢复余数除法器的单时钟周期改进版，包括其原理和实现过程。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

一，内容介绍

除法器是数字电路中的基础电路之一，也是CPU计算单元的核心功能之一。下面我们用verilog实现三种常用的除法器。

Verilog实现恢复余数(restoring)除法器
 Verilog实现恢复余数(restoring)除法器之单时钟周期改进版
 Verilog实现不恢复余数(non-restoring)除法器
 Verilog实现牛顿迭代法除法器
目前：verilog实现不恢复余数(non-restoring)除法器之单时钟周期改进版

二，恢复余数(restoring)除法器单时钟周期改进版实现

module RS_DIV
#(parameter XDW = 32)  //X_DATA_WIDTH
(
	input				 clk_i,
	input				 rst_i,
	input 			     data_valid_i,
	input 	   [XDW-1:0] dividend_i,
	input 	   [XDW-1:0] divisor_i,
	output reg 	     	 qr_valid_o,
	output reg [XDW-1:0] quotient_o,
	output reg [XDW-1

最低0.47元/天解锁文章