IC跳跳鱼
码龄6年
关注
提问 私信
  • 博客:63,048
    63,048
    总访问量
  • 27
    原创
  • 1,098,948
    排名
  • 83
    粉丝
  • 0
    铁粉

个人简介:鱼会游泳不正常吗?我还会跳!

IP属地以运营商信息为准,境内显示到省(区、市),境外显示到国家(地区)
IP 属地:北京市
  • 加入CSDN时间: 2019-08-17
博客简介:

IC跳跳鱼的博客

博客描述:
一个ASIC设计工程师的博客
查看详细资料
个人成就
  • 获得86次点赞
  • 内容获得24次评论
  • 获得284次收藏
  • 代码片获得241次分享
  • 博客总排名1,098,948名
创作历程
  • 23篇
    2021年
  • 4篇
    2020年
成就勋章
TA的专栏
  • 数字小IP设计
    8篇
  • Verilog 小IP设计__持续更新版
    18篇
  • 入职准备
    1篇
兴趣领域 设置
  • 嵌入式
    嵌入式硬件
  • 硬件开发
    硬件工程硬件架构
创作活动更多

王者杯·14天创作挑战营·第2期

这是一个以写作博客为目的的创作活动,旨在鼓励码龄大于4年的博主们挖掘自己的创作潜能,展现自己的写作才华。如果你是一位热爱写作的、想要展现自己创作才华的小伙伴,那么,快来参加吧!我们一起发掘写作的魅力,书写出属于我们的故事。 注: 1、参赛者可以进入活动群进行交流、分享创作心得,互相鼓励与支持(开卷),答疑及活动群请见https://bbs.csdn.net/topics/619735097 2、文章质量分查询:https://www.csdn.net/qc 我们诚挚邀请你们参加为期14天的创作挑战赛!

58人参与 去参加
  • 最近
  • 文章
  • 代码仓
  • 资源
  • 问答
  • 帖子
  • 视频
  • 课程
  • 关注/订阅/互动
  • 收藏
搜TA的内容
搜索 取消

<Verilog实现状态机>FSM(finite state machine)的简化型独热式(Simplified one hot)设计

一、FSM的独热结构改进设计在数字电路设计中,我们经常需要设计不同的状态机。很多现有的书中介绍了一些常用的状态机结构,并且介绍了一些这些状态机的优缺点。比如一段式,适用于简单的状态机,优点是写在一起代码量少,缺点包括不限于可读性差、适用范围小等。。。两段式将一段式的代码进行了拆分,分为状态的跳变和每个状态的信号变化两个部分。优点在于相对于一段式,进一步优化了可读性和设计的灵活性,代码的复用性也得到了一些提高。三段式就是书中介绍的最优结构状态机。三段式用一个时序逻辑描述状态的跳变。另一个时序逻辑描
原创
发布博客 2021.07.18 ·
841 阅读 ·
1 点赞 ·
0 评论 ·
2 收藏

<Verilog实现除法器>恢复余数除法器之单时钟周期改进版

一,内容介绍除法器是数字电路中的基础电路之一,也是CPU计算单元的核心功能之一。下面我们用verilog实现三种常用的除法器。Verilog实现恢复余数(restoring)除法器Verilog实现恢复余数(restoring)除法器之单时钟周期改进版Verilog实现不恢复余数(non-restoring)除法器Verilog实现牛顿迭代法除法器 目前:verilog实现不恢复余数(non-restoring)除法器之单时钟周期改进版二,恢复余数(restoring)除法器单时钟周期改进版实
原创
发布博客 2021.05.26 ·
1011 阅读 ·
2 点赞 ·
0 评论 ·
6 收藏

<Verilog实现数字分频器>小数分频器

一,内容介绍分频器是数字电路的常见IP,将高频时钟分为低频时钟信号以供外设使用。下面我们用verilog实现一个偶数分频器进一步结合奇数分频器
原创
发布博客 2021.05.22 ·
2192 阅读 ·
1 点赞 ·
0 评论 ·
5 收藏

<Verilog实现数字分频器> 偶数分频器

一,内容介绍分频器是数字电路的常见IP,将高频时钟分为低频时钟信号以供外设使用。下面我们用verilog实现一个偶数分频器进一步结合奇数分频器组合为整数分频器再一步升级为小数分频器...
原创
发布博客 2021.05.22 ·
1754 阅读 ·
2 点赞 ·
3 评论 ·
6 收藏

<Verilog实现数字分频器>整数分频器

一,内容介绍分频器是数字电路的常见IP,将高频时钟分为低频时钟信号以供外设使用。进一步结合www.csdn.net/)
原创
发布博客 2021.05.22 ·
807 阅读 ·
1 点赞 ·
0 评论 ·
2 收藏

<Verilog实现除法器> Verilog实现牛顿-拉夫逊(Newton-Raphson)除法器

阿斯顿阿斯顿啊啊是打发士大夫
原创
发布博客 2021.05.20 ·
3306 阅读 ·
3 点赞 ·
6 评论 ·
21 收藏

<Verilog实现除法器> 不恢复余数除法器之单时钟版

阿斯顿阿斯顿
原创
发布博客 2021.05.20 ·
1137 阅读 ·
0 点赞 ·
0 评论 ·
5 收藏

<Verilog实现除法器> Verilog实现不恢复余数(non-restoring)除法器

一,内容介绍除法器是数字电路中的基础电路之一,也是CPU计算单元的核心功能之一。下面我们用verilog实现三种常用的除法器。目前:Verilog实现不恢复余数(non-restoring)除法器下一篇:Verilog实现牛顿迭代法除法器写此类博文的动机:没别的意思,网上互相抄的东西太多了,结果连个能用的代码都没有,不能忍,所以我写个放这里。二,除法器实现...
原创
发布博客 2021.05.20 ·
2221 阅读 ·
2 点赞 ·
1 评论 ·
14 收藏

<Verilog实现除法器> Verilog实现恢复余数(restoring)除法器

一,内容介绍除法器是数字电路中的基础电路之一,也是CPU计算单元的核心功能之一。下面我们用verilog实现三种常用的除法器。目前:Verilog实现恢复余数(restoring)除法器下一篇:Verilog实现不恢复余数(non-restoring)除法器写这些博文的动机:没别的意思,网上互相抄的东西太多了,结果连个能用的代码都没有,不能忍,所以自己写的。二,除法器实现...
原创
发布博客 2021.05.20 ·
2312 阅读 ·
1 点赞 ·
4 评论 ·
10 收藏

<Verilog实现加法器>补充----加法的进位分析及进位完成检测加法器

一,内容介绍加法器是数字电路中的最基础电路之一,也是CPU的核心功能之一。通过前面几篇文章我们实现了一些主流加法器结构,下面我们对加法器本身进行一些定量分析并进一步丰富其功能,从而实现计算单元。上一篇:brent-kung加法器设计目前:从加法器到计算单元...
原创
发布博客 2021.05.18 ·
1135 阅读 ·
2 点赞 ·
0 评论 ·
1 收藏

<Verilog实现加法器>从加法器到计算单元

一,内容介绍加法器是数字电路中的最基础电路之一,也是CPU的核心功能之一。通过前面几篇文章我们实现了一些主流加法器结构,下面我们对加法器本身进行一些定量分析并进一步丰富其功能,从而实现计算单元。上一篇:brent-kung加法器设计目前:从加法器到计算单元...
原创
发布博客 2021.05.18 ·
736 阅读 ·
1 点赞 ·
0 评论 ·
1 收藏

<Verilog实现加法器>brent-kung加法器设计——超前进位加法器改进

一,内容介绍加法器是数字电路中的最基础电路之一,也是CPU的核心功能之一。在这个专栏,我会把所有我知道的数字电路的加法器相关模型都实现一遍并解释其原理。编程使用的语言为Verilog,代码风格为强迫症系列风格。加法器系列链接:上一篇:brent-kung加法器设计目前:koggle-stone加法器设计下一篇:ladner-Fisher加法器设计...
原创
发布博客 2021.04.30 ·
2005 阅读 ·
3 点赞 ·
0 评论 ·
13 收藏

<Verilog实现加法器>koggle-stone加法器设计——超前进位加法器改进

一,内容介绍加法器是数字电路中的最基础电路之一,也是CPU的核心功能之一。在这个专栏,我会把所有我知道的数字电路的加法器相关模型都实现一遍并解释其原理。编程使用的语言为Verilog,代码风格为强迫症系列风格。加法器系列链接:上一篇:8位进位选择加法器设计目前:brent-kung加法器设计下一篇:koggle-stone加法器设计...
原创
发布博客 2021.04.29 ·
2188 阅读 ·
2 点赞 ·
0 评论 ·
12 收藏

<Verilog实现加法器>进位选择加法器设计———持续更新版

一,内容介绍加法器是数字电路中的最基础电路之一,也是CPU的核心功能之一。在这个专栏,我会把所有我知道的数字电路的加法器相关模型都实现一遍并解释其原理。编程使用的语言为Verilog,代码风格为强迫症系列风格。加法器系列链接:上一篇:4位超前进位加法器设计目前:16位进位选择加法器设计下一篇:16位进位选择加法器...
原创
发布博客 2021.04.29 ·
3660 阅读 ·
2 点赞 ·
0 评论 ·
17 收藏

<Verilog实现加法器>四位超前进位加法器设计———持续更新版

一,内容介绍加法器是数字电路中的最基础电路之一,也是CPU的核心功能之一。在这个专栏,我会把所有我知道的数字电路的加法器相关模型都实现一遍并解释其原理。编程使用的语言为Verilog,代码风格为强迫症系列风格。加法器系列链接:上一篇:4位行波加法器设计目前:四位超前进位加法器设计下一篇:暂无...
原创
发布博客 2021.04.29 ·
4374 阅读 ·
3 点赞 ·
0 评论 ·
15 收藏

<Verilog实现加法器>4位行波加法器设计———持续更新版

一,内容介绍加法器是数字电路中的最基础电路之一,也是CPU的核心功能之一。在这个专栏,我会把所有我知道的数字电路的加法器相关模型都实现一遍并解释其原理。编程使用的语言为Verilog,代码风格为强迫症系列风格。加法器系列链接:上一篇 半加器和全加器.目前:四位行波加法器设计下一篇 四位超前进位加法器设计————————————————版权声明:本文为CSDN博主「IC跳跳鱼」的原创文章,遵循CC 4.0 BY-SA版权协议,转载请附上原文出处链接及本声明。原文链接:https://bl
原创
发布博客 2021.04.29 ·
2498 阅读 ·
2 点赞 ·
0 评论 ·
4 收藏

<Verilog实现加法器>半加器和全加器———持续更新版

一,内容介绍加法器是数字电路中的最基础电路之一,也是CPU的核心功能之一。在这个专栏,我会把所有我知道的数字电路的加法器相关模型都实现一遍并解释其原理。编程使用的语言为Verilog,代码风格为强迫症系列风格。加法器系列链接:第一篇,数字电路基础知识。link.目前:第二篇,半加器和全加器。...
原创
发布博客 2021.04.28 ·
4477 阅读 ·
6 点赞 ·
0 评论 ·
12 收藏

<Verilog实现加法器>加法器相关基础知识——持续更新版

一,加法器介绍加法器是数字电路中的最基础电路之一,也是CPU的核心功能之一。在这个专栏,我会把所有我知道的数字电路的加法器相关模型都实现一遍并解释其原理。编程使用的语言为Verilog,代码风格为强迫症系列风格。加法器系列链接:目前:第一篇,数字电路基础知识。第二篇,半加器和全加器。二,二进制和半加器数字电路使用二进制作为基础,一切的运算都基于二进制。带符号的二进制数字运算一般使用补码。补码的运算与于无符号数相同,因此我们在设计加法器、减法器、乘法器和除法器的时候都可以不考虑符号,在输入数
原创
发布博客 2021.04.28 ·
1062 阅读 ·
2 点赞 ·
0 评论 ·
3 收藏

Verilog中function函数及用法

verilog作为一种比较底层的语言,留给我们玩花活的空间本身并不多,但是不多不代表没有。作为一个技术性工程狮,不玩花活天理难容,就算语言底层,我们也要努力花起来,妖娆!function就是一个非常不错的花活道具,虽然在应用中不如task,但是作为唯二的花活道具,我们还是非常有必要掌握的。下面我们象征性来一段代码:function automatic unsigned[7:0] reverse (input [7:0] data);integer i;beginfor (i = 0; i <
原创
发布博客 2021.03.25 ·
3378 阅读 ·
2 点赞 ·
0 评论 ·
3 收藏

<对职业的思考> 2020年终总结,自我提升永不止步

2020结束了,诚实的说,这半年我是努力的。总结加班不少,每天早上8:40踏进公司,晚上10点从公司跑路。风雨无阻:不管是刮风还是下雨都不能改变我的作息。周末加班:每周加班额外加班一天,这也导致我过年连着请了半个月调休假。林林总总算下来,我这半年的工作时间快比得上别人一年了。工作方面,我进步很大:从学校里的啥都不会,到现在逐渐能解决一些问题,参与项目完整的做一个模块,参与大项目的验证,写着task,还做了人生第一个test_pattern。完整的参与一个项目很重要,现在已经可以自豪的宣称自己是业内人士
原创
发布博客 2021.02.17 ·
403 阅读 ·
3 点赞 ·
5 评论 ·
0 收藏
加载更多