FPGA状态机实现花式流水灯

最新推荐文章于 2024-07-26 22:24:19 发布
最新推荐文章于 2024-07-26 22:24:19 发布
阅读量3.3k 收藏 55
点赞数 17
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_46188211/article/details/122792425
版权

花式流水灯是指流水灯不再是按照固定的时间间隔，固定的顺序循环，而是根据需要的顺序点亮、熄灭、闪烁

而要实现花式流水灯，就需要用到状态机，有关状态机的介绍大家可以看我上一篇blog

FPGA状态机详解_居安士的博客-CSDN博客

首先我们需要设计一个花式流水灯的状态转移图

用parameter语法定义一下11个状态，在这里我用的是二进制码

reg [4:0]state;
parameter IDLE=5'd0;
parameter   S1=5'd1;
parameter   S2=5'd2;
parameter   S3=5'd3;
parameter   S4=5'd4;
parameter   S5=5'd5;
parameter   S6=5'd6;
parameter   S7=5'd7;
parameter   S8=5'd8;
parameter   S9=5'd9;
parameter   S10=5'd10;

Verilog 中通过使用 parameter 可以在调用模块时修改模块里面的常数参数， 提高模块的复用性，类似C语言中函数的形参，在模块调用时将参数传入模块。 用 parameter 可以让程序变得可维护性，所以在 verlog 中，尽量在有数据可能发生变动的地方，设置为 parameter，以免以后又从头开始更改。

定时时间有1s和2s，因此需要分别写两个定时器输出，输出1s定时time1_en和2s定时time2_en

这里有一个需要注点的地方是把两个定时器输出写在一个if-else模块里的时候，应该把跳出循环的条件写在最前面，比如在这里就把跳出if循环的time_cnt==31'd49写在time_cnt==31'd24前面

 reg [30:0] time_cnt;
   
    always @(posedge clk_25m)begin
    	if(reset)begin
    		time_cnt<=31'd0;
    		time1_en<=1'd0;
    		time2_en<=1'd0;
    	end
    	else if(time_cnt==31'd49)begin
    		time_cnt<=31'd0;
    		time2_en<=1'd1;
    	end
    	else if(time_cnt==31'd24)begin
    		time_cnt<=time_cnt+31'd1;
    		time1_en<=1'd1;
    	end
    	else begin
    		time_cnt<=time_cnt+31'd1;
    		time1_en<=1'd0;
    		time2_en<=1'd0;
    	end
    end

为了方便仿真，上面代码我把1s、2s变成了1us、2us，仿真验证之后再把定时器个数修改成1s、2s即可

接下来编写状态机程序，用到了case（ ）——endcase语句

（ ）里面写的是状态，下面是定义的状态编号

这里展示一段式状态机代码

always@(posedge clk_25m)begin
	if(reset)begin
		led_out<=4'b0000;
		state<=IDLE;
	end
	else begin
		case(state)
			IDLE:begin
				if(time2_en)begin
					led_out<=4'b0110;
		      state<=S1;
				end
				else begin
					led_out<=4'b0000;
		      state<=IDLE;
				end	
			end
      S1  :begin
      	if(time1_en)begin
					led_out<=4'b1001;
		      state<=S2;
				end
				else begin
					led_out<=4'b0110;
		      state<=S1;
				end	
      end
      S2  :begin
      	if(time2_en)begin
					led_out<=4'b1111;
		      state<=S3;
				end
				else begin
					led_out<=4'b1001;
		      state<=S2;
				end	
      end
      S3  :begin
      	if(time2_en)begin
					led_out<=4'b0111;
		      state<=S4;
				end
				else begin
					led_out<=4'b1111;
		      state<=S3;
				end	
      end
      S4  :begin
      	if(time1_en)begin
					led_out<=4'b1011;
		      state<=S5;
				end
				else begin
					led_out<=4'b0111;
		      state<=S4;
				end	
      end
      S5  :begin
      	if(time1_en)begin
					led_out<=4'b1101;
		      state<=S6;
				end
				else begin
					led_out<=4'b1011;
		      state<=S5;
				end	
      end
      S6  :begin
      	if(time1_en)begin
					led_out<=4'b1110;
		      state<=S7;
				end
				else begin
					led_out<=4'b1101;
		      state<=S6;
				end	
      end
      S7  :begin
      	if(time1_en)begin
					led_out<=4'b1101;
		      state<=S8;
				end
				else begin
					led_out<=4'b1110;
		      state<=S7;
				end	
      end
      S8  :begin
      	if(time1_en)begin
					led_out<=4'b1011;
		      state<=S9;
				end
				else begin
					led_out<=4'b1101;
		      state<=S8;
				end	
      end
      S9  :begin
      	if(time1_en)begin
					led_out<=4'b0111;
		      state<=S10;
				end
				else begin
					led_out<=4'b1011;
		      state<=S9;
				end	
      end
      S10 :begin
      	if(time2_en)begin
					led_out<=4'b000;
		      state<=S10;
				end
				else begin
					led_out<=4'b0111;
		      state<=IDLE;
				end	
			end
			default:begin
				led_out<=4'b0000;
				state<=IDLE;
			end
		endcase
	end
end

仿真看一下结果

可以看出来和我们设计的花式流水灯效果是符合的 

我们还可以写一下三段式状态机，大家可以看一下他们的区别，代码如下

reg[4:0] current_state;
reg[4:0] next_state;

//第一段
always@(posedge clk_25m)begin
	current_state<=next_state;
end

//第二段
always @(*)begin
	if(reset)begin
		next_state=IDLE;
	end
	else begin
		case(current_state)
			IDLE:begin
				if(time2_en)begin
		      next_state=S1;
				end
				else begin
		      next_state=IDLE;
				end	
			end
      S1  :begin
      	if(time1_en)begin
		      next_state=S2;
				end
				else begin
		      next_state=S1;
				end	
      end
      S2  :begin
      	if(time2_en)begin
		      next_state=S3;
				end
				else begin
		      next_state=S2;
				end	
      end
      S3  :begin
      	if(time2_en)begin
		      next_state=S4;
				end
				else begin
		      next_state=S3;
				end	
      end
      S4  :begin
      	if(time1_en)begin
		      next_state=S5;
				end
				else begin
		      next_state=S4;
				end	
      end
      S5  :begin
      	if(time1_en)begin
		      next_state=S6;
				end
				else begin
		      next_state=S5;
				end	
      end
      S6  :begin
      	if(time1_en)begin
		      next_state=S7;
				end
				else begin
		      next_state=S6;
				end	
      end
      S7  :begin
      	if(time1_en)begin
		      next_state=S8;
				end
				else begin
		      next_state=S7;
				end	
      end
      S8  :begin
      	if(time1_en)begin
		      next_state=S9;
				end
				else begin
		      next_state=S8;
				end	
      end
      S9  :begin
      	if(time1_en)begin
		      next_state=S10;
				end
				else begin
		      next_state=S9;
				end	
      end
      S10 :begin
      	if(time2_en)begin
		      next_state=S10;
				end
				else begin
		      next_state=IDLE;
				end	
			end
			default:begin
				next_state=IDLE;
			end
		endcase
 end
end

//第三段
always@(posedge clk_25m)begin
	if(reset)begin
		led_out<=4'b0000;
	end
	else begin
		case(current_state)
			IDLE:begin
				if(time2_en)begin
					led_out<=4'b0110;
				end
				else begin
					led_out<=4'b0000;
				end	
			end
      S1  :begin
      	if(time1_en)begin
					led_out<=4'b1001;
				end
				else begin
					led_out<=4'b0110;
				end	
      end
      S2  :begin
      	if(time2_en)begin
					led_out<=4'b1111;
				end
				else begin
					led_out<=4'b1001;
				end	
      end
      S3  :begin
      	if(time2_en)begin
					led_out<=4'b0111;
				end
				else begin
					led_out<=4'b1111;
				end	
      end
      S4  :begin
      	if(time1_en)begin
					led_out<=4'b1011;
				end
				else begin
					led_out<=4'b0111;
				end	
      end
      S5  :begin
      	if(time1_en)begin
					led_out<=4'b1101;
				end
				else begin
					led_out<=4'b1011;
				end	
      end
      S6  :begin
      	if(time1_en)begin
					led_out<=4'b1110;
				end
				else begin
					led_out<=4'b1101;
				end	
      end
      S7  :begin
      	if(time1_en)begin
					led_out<=4'b1101;
				end
				else begin
					led_out<=4'b1110;
				end	
      end
      S8  :begin
      	if(time1_en)begin
					led_out<=4'b1011;
				end
				else begin
					led_out<=4'b1101;
				end	
      end
      S9  :begin
      	if(time1_en)begin
					led_out<=4'b0111;
				end
				else begin
					led_out<=4'b1011;
				end	
      end
      S10 :begin
      	if(time2_en)begin
					led_out<=4'b000;
				end
				else begin
					led_out<=4'b0111;
				end	
			end
			default:begin
				led_out<=4'b0000;
			end
		endcase
	end
end

对三段式代码进行仿真，这里我把current_state 和next_state也加进来了

可以看到，next_state是比current_state晚一个时钟，这是因为在always块下进行非阻塞赋值，将current_state<=next_state的原因 

所以time2_en为高电平时，next_state在time2_en上升沿就变化，而current_state在time2_en上升沿之后的下一个clk_25m上升沿才变化

这也就是为什么三段式的第二段next_state跳转要用阻塞赋值（如果用非阻塞赋值，next_state在time2_en上升沿之后的下一个clk_25m上升沿才变化，current_state就要再晚一个时钟周期）

看一下总体的仿真结果图

 和一段式没有区别，可以看出来和我们设计的花式流水灯效果是符合的 

完整的工程已经上传至资源，包含仿真文件，求赞赞~~

朴实妲己
关注
（23）FPGA加法器设计（第5天）
m0_46498597的博客
01-01 365
（23）FPGA加法器设计（第5天） 1 文章目录 1）文章目录 2）FPGA初级课程介绍 3）FPGA初级课程架构 4）FPGA加法器设计（第5天） 5）技术交流 6）参考资料 2 FPGA初级课程介绍 1）FPGA初级就业课程共100篇文章，目的是为了让想学FPGA的小伙伴快速入门。 2）FPGA初级就业课程包括FPGA简介、Verilog HDL基本语法、Verilog HDL 入门实例、FPGA入门实例、Xilinx FPGA IP core设计、Xilinx FPGA原语与UA
采用状态机编程的流水灯
12-13
状态机编程的流水灯，stm32f103zet，编程思路很好，供大家学习使用
流水灯-状态机设计
xxgyh
06-27 350
复位按键按下，全部熄灭，复位按键放开后 第一个灯点亮熄灭，第2个灯点亮熄灭，第3个灯点亮熄灭，第4个灯点亮熄灭，继续循环
FPGA:流水灯设计
最新发布
weixin_50164178的博客
07-26 677
FPGA实现流水灯，主要介绍了三种方法实现流水灯，(1)位运算符；(2)循环位移；(3)使用3-8译码器
FPGA实验 - 状态机实现流水灯
Cherish1ove的博客
12-18 3395
状态机实现流水灯 实验目的 了解层次化设计概念，熟悉层次化设计流程。 熟悉项目设计步骤及逻辑训练。 概念 层次化设计：对一个很大的项目进行拆分，直到拆分成很容易实现的最小规模为止。 系统顶层模块只负责连线，将各功能模块正确地组合起来。各功能模块由对应的若干子模块组成，同一模块的子模块之间有着相应的级联关系。 流水灯的实现步骤 利用状态机实现流水灯的时序 创建一个时钟分频模块，用慢时钟驱动状态机 系统架构 模块名称 说明 freq_slow 时钟分频，产生慢时钟
基于FPGA的花样流水灯的设计
explorative的博客
04-19 2217
根据FPGA相关知识完成花样流水灯的设计，使用verilog HDL相关语言，编程实现对四个LED灯的控制，要求完成至少五种流水灯的闪烁方案设计
【FPGA入门二】状态机+LED流水灯
qq_45659777的博客
04-30 2944
文章目录一.状态机二.状态机+LED流水灯一段式写法两段式写法三段式写法三.总结 一.状态机 状态机类型： 状态机写法： 二.状态机+LED流水灯 一段式写法 一段式： module fsm_led( input clk,//时钟 input rst_n,//复位信号 output reg [3:0] led//4个LED灯 ); parameter T = 50_000_000; //变量 reg [1:0] cstate;
状态机实现流水灯 FPGA实验
weixin_48302823的博客
04-25 1621
一：什么是状态机？ 状态机的基本要素有 3 个，其实我们在第一节的举例中都有涉及，只是没有点明，它们是：状态、输出和输入。 1、状态：也叫状态变量。在逻辑设计中，使用状态划分逻辑顺序和时序规律。比如：设计伪随机码发生器时，可以用移位寄存器序列作为状态；在设计电机控制电路时，可以以电机的不同转速作为状态；在设计通信系统时，可以用信令的状态作为状态变量等。 2、输出：输出指在某一个状态时特定发生的事件。如设计电机控制电路中，如果电机转速过高，则输出为转速过高报警，也可以伴随减速指令或降温措施等。 3、输入：指
FPGA花式流水灯，分别用一段式代码和三段式代码书写，含TB文件
02-06
标题中的"FPGA花式流水灯"是指在FPGA（Field-Programmable Gate Array）上实现的一种视觉效果，常用于初学者练习或者演示目的。它通过控制一组LED灯的亮灭顺序，形成流动的灯光效果。这个项目不仅包含了基本的数字...
verilog流水灯状态机实现
05-09
verilog流水灯状态机实现，简单里例程。verilog流水灯状态机实现，简单里例程verilog流水灯状态机实现，简单里例程verilog流水灯状态机实现，简单里例程verilog流水灯状态机实现，简单里例程。
verilog语言的FPGA变速花样流水灯设计.docx
06-20
verilog语言的FPGA变速花样流水灯设计.docxverilog语言的FPGA变速花样流水灯设计.docxverilog语言的FPGA变速花样流水灯设计.docxverilog语言的FPGA变速花样流水灯设计.docxverilog语言的FPGA变速花样流水灯设计.docxverilog语言的FPGA变速花样流水灯设计.docxverilog语言的FPGA变速花样流水灯设计.docxverilog语言的FPGA变速花样流水灯设计.docxverilog语言的FPGA变速花样流水灯设计.docx
基于FPGA状态机的流水灯VHDL程序
01-04
基于FPGA状态机的流水灯VHDL程序 适合初学者学习
FPGA实验报告及程序 包括花样彩灯 流水灯 频率计 简单逻辑电路设计
12-14
FPGA实验报告及程序 包括花样彩灯 流水灯 频率计 简单逻辑电路设计 FPGA实验报告及程序 包括花样彩灯 流水灯 频率计 简单逻辑电路设计
fpga学习——实现LED流水灯效果
crrrd的博客
02-22 2248
LED闪烁的本质就是输入电平的翻转，因此想要让LED灯按照我们期待的频率闪烁，需要根据板子的系统时钟和LED电平翻转频率之间的关系来实现。实现LED的流水灯效果是入门的基础操作，所谓流水灯就是要让LED按照固定的频率依次闪烁，说到可能可能之前我们编写的计数器程序(实现LED翻转)能够帮助我们实现LED的流水灯效果。此时需要注意将LED的数据形式由reg更改为wire类型，因为在这个方法下LED信号是由译码器的输出决定的，是由其他激励控制的信号，因此需要更改为wire数据类型。
Xilinx FPGA:vivado用状态机写4位流水灯，含按键消抖 zynq7000
loveyousosad的博客
06-01 488
a.状态机的计数器：流水灯变换间隔是1s，由于zynq7000是50MHz，因此一个周期是20ns，一秒内一共有50000000个20ns，因此状态机计数器需要计数50000000次；b.按键消抖的计数器：按下按键后抖动时间大约为20ms，同理按键消抖计数器需要计数500000次；整体思路：状态机流水灯的模块设计调用按键按下的代码，即FMS.v调用例化的key.v文件。根据原理图绑定时钟信号和按键信号，复位信号随便绑一个可以用的IO口。（2）触发流水灯的条件是按下按键且按键消抖后。
FPGA之花样流水灯控制模块
T_J_S的博客
10-21 2063
例子：8个灯中，硬件控制其中1个LED灯以0.5秒的速度正向点亮一次，然后逆向点亮1次，并不断循环。主：系统时钟为50MHZ 分析：首先，信号：8个灯、系统时钟clk、需要时钟0.5秒；            实现：系统时钟分频0.5秒模块。控制灯亮一个。 module div_25M(clk_50M,CLk_2HZ) input clk_50M; output CLK_2HZ; ...
FPGA学习之流水灯的简单设计
weixin_34221773的博客
12-06 451
流水灯的简单设计 设计要求：低位点亮一个led，下一个周期，点亮两个led，逐次增加led的个数，全部点亮后的下一个周期，又点亮一个led 该实验需要两个模块，计数器模块和led控制模块 计数器模块：就是一个分频器，频率为2hz，系统时钟为50mhz，50_000_000/2=25_000_000,需要25位计数器。 Led控制模块：控制移位...
FPGA实现花样彩灯
qq_54177358的博客
12-15 1018
基于fpga的花样彩灯，能实现流水及闪烁功能，带有按键消抖模块。
fpga状态机流水灯
10-15
FPGA状态机流水灯是一种常见的数字电路设计，可以通过FPGA实现。状态机是一种基于状态转移的计算模型，流水灯则是一种LED灯的显示方式，通过状态机控制LED灯的亮灭顺序，实现流水灯的效果。在FPGA中，可以使用...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值