《FPGA开发-1-verilog基本语法》

FPGA一般由verilog和VHDL语言开发，但由于verilog与C语言语法相像，更容易让初学者快速掌握这门语言，于是在应用宽度方面是verilog更胜一筹，但VHDL最初是用于军方产品的开发语言，所以VHDL的语法更加严谨，此次我们以广受使用的verilog语言为基础开发FPGA。

一、FPGA开发平台（载体）
FPGA作为芯片，需要通过使用开发语言以平台为载体进行FPGA设计，目前开发FPGA主要为两大平台------Quartus || 和vivodo，前者开发FPGA芯片和软件是Altera公司生产的，后者是Xilinx公司的，Quartus || 软件容量不大，常用的13版本为九个G，vivodo软件一般约为40G，虽然前者容量不大，但前者功能可能没有后者多，这个需要看开发者使用的是哪一家公司的FPGA芯片。

二、verilog基本结构

module LED（
input 		sys_clk,
input		sys_rst_n,

output		led
）；
......