千歌叹尽执夏-CSDN博客

原创安装虚拟机连锁反应——安装&卸载运行库出错：0x80070652-正在进行另一个安装操作。请在继续这个安装操作之前完成那个操作

安装虚拟机连锁反应：“setup failed to generate the ssl keys necessary to run vmware”安装&卸载运行库出错：0x80070652-正在进行另一个安装操作。请在继续这个安装操作之前完成那个操作

2023-02-24 17:57:18 1846

原创 Zynq-SDK开发（错误解决）： ./src/main.o: in function main‘

在做Zynq-7000 SDK开发的时候，想做个EMIO的demo，demo是在旧demo的基础上建立的，编译C代码的时候，遇到了一个问题：./src/main.o: in function main’make: *** [makefile:41: gpio emio.elf] Error 1multiple defniton of’main’ ,/src/helworld.o:D: Zyng 7015 1helo fowled emioed emio.sdkigpio emio Debug//src

2023-02-10 15:38:13 1049

原创零基础学FPGA（八）：可编程逻辑单元（基本结构，Xilinx+Altera）

本篇文章，结合软件、官方文档及网上多篇优秀文章，系统的讲解了FPGA的基本结构，包括目前Xilinx及Altera主流芯片的基本结构。尽量做到，一篇文章弄懂FPGA基本结构。

2023-02-03 16:30:17 7543 1

原创 FPGA：IIC验证镁光EEPROM仿真模型（纯Verilog）

IIC协议这里就不赘述了，网上很多，这里推荐两个，可以看看【接口时序】6、IIC总线的原理与Verilog实现，还有IIC协议原理以及主机、从机Verilog实现。前者是对IIC协议详细介绍、以及主机发送，主机接收两种方式。后者，是在前者基础上做设计，讲的是主机、从机两种设计实例。关于IIC从机，网上例程较少，可以参考这个博主的。不过，这个博主的状态机写的很乱，也没什么注释，看了两天才搞明白Verilog描述的什么，如果有FPGA爱好者需要用到，又看不懂的，可以私信我。

2023-01-15 21:27:13 6627 3

原创小师弟：2022广东省工科赛分享（越障排爆省一，完整项目）

小师弟说在广东省工科赛跟电赛拿奖了，听了很开心，那个腼腆的男孩，也能开始自己独挡一面了。我个人认为，在大学中参与竞赛，并不是要蛮干，而是要在竞赛中，实践，查漏补缺，进行总结，所以今天邀请小师弟写写自己的心得，分享给大家。

2022-12-17 16:26:42 5388 5

原创零基础学FPGA（七）：Altera FPGA管脚简述

同上一篇文章[术语：Xilinx及Altera FPGA 配置名词区分]，本篇文章也是短文，简述Altera FPGA芯片的管脚，供FPGA同行快速查阅信息。如果需要细入研究，可以网上检索看看，文章很多，写的也很详细。也可以参考官方配置文档（其实网上很多文章都是翻译官方文档，要想深入研究建议多看官方文档）

2022-12-12 16:28:49 5585 1

原创术语：Xilinx及Altera FPGA 配置名词区分

本文篇幅较短，主要给FPGA同行快速区分Xilinx及Altera 两个厂家配置模式的，如果需要细入研究，可以网上检索看看，文章很多，写的也很详细。也可以参考官方配置文档（其实网上很多文章都是翻译官方文档，要想深入研究建议多看官方文档）

2022-12-08 16:35:29 758

原创分享：STC-51激光雕刻机项目（免费完整资料）

基于STC51的激光雕刻机，完整资料，可以用作毕设或者比赛。

2022-11-20 19:06:16 1821

原创 iPhone13，网络信号不好，解决方法（亲测有效）

苹果手机，网络信号不好处理方法，亲测有效。

2022-11-18 09:38:32 5685

原创零基础学FPGA（六）：FPGA时钟架构（Xilinx为例，完整解读）

不知不觉已经离开校园，工作了4个月。上班后，发现自己在学校学习的，其实都是些皮毛，所以一直不敢更新这个专栏（前面几篇文章，如果有错误的地方，笔者在这里期待大家批评指正）。要真正了解FPGA，其实不应该从表面应用开始，也不是一开始像学单片机那样敲代码，而是应该了解，何为FPGA？何为FPGA，其实应该从FPGA的架构开始了解起，FPGA的基本组成，时钟单元结构等等。囫囵吞枣，洋洋洒洒写了半个月，借鉴了很多文章，有不懂的，可以一起探讨！

2022-11-14 19:27:03 19080 13

原创 T12烙铁（焊台）通用电源（2个方案，24V）

T12焊台通用电源，已经做过实物，可以直接打板。内含原理图+PCB文件。

2022-10-29 17:52:48 5306 2

原创 Lattice：2、MachXO3配置模式

接上篇文章，Lattice：1、MachXO系列CPLD器件专业名词（缩略语及器件介绍），这篇文章讲一下XO系列CPLD的配置模式。

2022-10-18 16:15:11 1369

原创 Lattice：1、MachXO系列CPLD器件专业名词（缩略语及器件介绍）

Lattice的XO系列器件特性及相关专业术语，名词。

2022-10-17 17:27:09 1623

原创京微齐力：基于P1P060的OLED动态显示（温湿度实时数据）

最近师傅说，搞个层次深点的网表探测demo✨✨，之前一直想试试0.96寸OLED动态显示，一直没搞，也考虑到大家毕设或者竞赛上需要用到，现在借机会在P1P060上做一个，程序参考了FPGA之旅以及正点原子的DTH11设计，在此鸣谢😁。

2022-10-08 23:03:31 3519 10

原创 2023社招——特博赛科技FPGA工程师（笔试题目）

最近比较得空，想看看今年秋招（校招需要各种填资料，太麻烦了，就点了社招）什么情况，就在软件上随便投了几份简历，有个小企业发了份试卷，FPGA开发岗，看了一下基本是八股文，简单做了一下，这里分享给大家，有错误的欢迎指出。从这份试卷来看，小公司的FPGA开发社招，基本还不是很难，只要常规的基本功打扎实了，还是有岗位的，初学者不用过分担心，FPGA人才暂时较为稀缺。

2022-09-26 14:05:09 2480 7

原创抽空做了个“胃肠镜”，唠唠嗑

好久没唠嗑了，这篇文章，不是技术文，在技术平台上分享点生活（感觉肠胃屁股病是办公人员的通病），希望大家别介意。

2022-09-23 15:00:24 1342 3

原创正确解决：关于Lattic Diamond软件注册不成功（license问题）

今天工作，需要用到莱迪思的设计软件，安装好之后，安装流程（流程可以看另一个博主的Lattice Diamond 3.12下载与安装（免费获取license.dat）），在官网进行注册账号，申请License，但是把 license.dat文件放到路径下后，发现还是不行。后来发现是官网license问题，重新换一个就好了。

2022-09-05 17:36:48 3169 5

原创正确解决：FTP文件夹错误，将文件复制到FTP服务器时发生错误。请检查是否有权限将文件放到该服务器上。

Win10上传文件到Linux服务器报错：FTP文件夹错误，将文件复制到FTP服务器时发生错误。请检查是否有权限将文件放到该服务器上。

2022-08-18 20:08:16 33584 14

原创 2022电赛C题：小车跟踪（方案1+核心代码）

20年广东电赛开放题：本团队做的小车跟踪，刚好吻合2022电赛题目，所有资料（完成工程+原理图等），都集中在这里了，时间赶，还没整理，介意的不要下载。STM32F103+openmv4+码盘电机（有基础的可以移植到TI板子）...

2022-07-28 11:16:38 43718 29

原创基于FPGA：多目标运动检测（手把手教学①）

本算法是针对已经进行了二值化的图像进行目标分割和标记。如帧差法运动目标检测算法，已经进行了帧间差、二值化、腐蚀、膨胀这些算法后得到的二值化图像。分割采样距离判别的方法，标记则采用矩形包围盒。本算法模块应用在新版本的“FPGA帧差法运动目标检测中”，可以直接替换老版本中的包围盒算法模块：find_box模块，接口定义兼容，同时新日两版本的区别也是在于本模块，所以在老版本基础上只需要额外理解本算法模块即可理解新版本代码。...

2022-06-30 15:43:12 8970 4

原创基于STM32开源：磁流体蓝牙音箱（包含源码+PCB）

基于STM32F103C8T6最小系统板做的磁流体蓝牙音箱项目，可以竞赛毕设，这个项目是我们在21年5月做的，首次公开设计工程，程序，PCB都放在文件夹里面了，源码有注释，下载了资源的伙伴，不懂的，可以私信我进行咨询。.....................

2022-06-15 21:48:13 11675 20

原创京微齐力：基于HMEP060的心率血氧模块开发（1：FPGA发送多位指令）

最近有个项目，朋友需要用京微齐力的HME-P1P060读取MAX30102传感器的血氧数据，在做之前想了几种方案，最开始想用IIC读取传统的血氧模块数据，但是后面有看到优信电子新推出的串口类心率血氧模块，网上资料也基本没有，自己曾经也遇到这个难题，开源资料基本都是串口回环实验，综合类的串口很少开源，于是便想尝试一下。这个项目为了具有可重构性，我将它拆成主要三个子项目：发送指令，接收指令，完整项目整合。这样做的目的，为的就是以后这个项目，能移植到各个串口类的传感器项目上（很多时..

2022-05-22 18:41:08 2317 6

原创 2022春招——禾赛科技FPGA技术岗（一、二面，收集于：数字IC打工人及FPGA探索者）

最近闲来无事，就四处逛逛别人的技术面试心得，一来查漏补缺，看看外面一般需要什么样的技术员，不至于闭门造车，我这个人，还是比较居安思危的，嘿嘿。二来，给专栏更新一下文章。看了一下别人的面经，禾赛的FPGA技术面还是挺难的，这里只收集了他的面试题目，没有去查答案，等有时间了，我把答案填一下。不过看了一下，跟芯动有一些撞重，有兴趣的，可以看一下我之前写的文章2022春招——芯动科技FPGA岗技术面（一面心得）。

2022-05-02 13:54:46 2905 2

转载 HR面必问问题——如何与HR斗志斗勇（收集于FPGA探索者）

很多同学非常重视技术面试和主管面，但是我想和大家强调一下HR面也是非常重要的，一些公司的HR权力挺大，起码能让你挂掉面试或者offer排名低。实际上，HR面是有一套固定套路的，接下来，请听我细细道来。

2022-05-02 13:33:34 689

原创基于FPGA：运动目标检测（补充仿真结果，可用毕设）

开发设计直接看这篇：基于FPGA：运动目标检测（原理图+源码+硬件选择，可用毕设）这里补充一下仿真结果，不少朋友反应，论文没有仿真结果不好做。

2022-04-25 12:56:11 9202 1

原创京微齐力：基于HMEP060的OLED字符显示（及FUXI工程建立演示）

接上个日常，最近在接触FUXI软件以及一些测试，记得以前做FPGA开发的时候，特别羡慕学32的同学，可以用小小的0.96寸OLED显示屏做应用，自己则是用大块头LCD，两者有异曲同工之处，不过开发也不尽相同。这次借测试，就顺便完成一下OLED显示的心愿。...

2022-04-22 21:42:39 2369 11

原创基于FPGA：运动目标检测（VGA显示，原理图+源码+硬件选择）

目录一、先看效果二、硬件选择三、目标追踪帧差法原理四、rgb2yuv灰度化处理（可参考正点原子说明书）五、差分处理模块六、腐蚀和膨胀形态学滤波七、包围盒处理八、板子原理图及源码工程获取一、先看效果话不多说，先上视频看效果。二、硬件选择开发板Altera：EP4CE10F17C8

2022-03-26 14:41:53 24654 11

原创 2022春招——芯动科技FPGA岗技术面（一面心得）

3月11号做的芯动科技的笔试，对题目有兴趣的可以看看这篇文章2022春招——芯动科技FPGA开发岗笔试题（原题以及心得），然后3月22号让我预约时间面试，能选的只有22号-23的下午四点-六点，运气不好，收到邮件，我过了10分钟才预约，结果就只剩下当天下午4点的了，其他时间段都被抢完了。这里分享一下，面试内容还有心得。

2022-03-24 19:58:37 5395 4

原创 2022春招——上海安路FPGA岗面经（以及乐鑫SOC面试）

上个星期除了做了芯动科技的笔试题，后来又面了上海安路，上海安路走的内推，没有笔试这一项。过了两天朋友面了乐鑫SOC岗，跟我分享了一下经历，这里一并分享给大家，希望对各位有所帮助。

2022-03-18 19:17:50 3749

原创 2022春招——芯动科技FPGA开发岗笔试题（原题以及心得）

2022年3月在芯动科技官网投的FPGA岗，当天就过了简历筛选，拿了笔试机会。芯动的题目中规中矩，比较偏向于基础概念题。10道单选题，5道多选题，5道简答题。

2022-03-15 19:49:10 9163 10

原创零基础学FPGA（五）：时序逻辑电路设计之计数器（附有呼吸灯实验、简单组合逻辑设计介绍）

目录日常·唠嗑前言一、认清逻辑设计二、时序逻辑电路设计三、扩展：呼吸灯实验日常·唠嗑第一次建立《零基础学FPGA》专栏，是在2021年2月2日，已经过去了一年了，目前只更新了4篇。总说要更新，却总是拖更，直到这两天有关注的朋友提起，才想起来，在这里跟各位关注我的朋友说声抱歉。新的一年，我的时间会比较充裕，会花更多时间在这个专栏上，初心不变，还是跟大家一起共进步

2022-02-20 00:59:05 4629 3

原创避坑：关于两个HC-05主从一体蓝牙模块互连，连不上问题

注意事项：一、首先，一定要买6脚的HC-05主从机一体蓝牙模块，因为要实现两个蓝牙互连，所以一定得一个做主机，一个做从机。二、接下来就是固定配置步骤，基本跟网上其他博客一样操作。（第9步需要避坑）1、【AT模式】两个蓝牙模块的PIO11（也就是EN引脚，HC-05有6个脚，HC-06是4个）接VCC，上电后即进入AT指令模式，都用US

2022-01-21 13:53:23 5810 3

原创基于STM32：情侣互动玩偶（设计方案+源码+3D图纸+AD电路）

目录前言一、方案讲解1、功能2、硬件选择1、主控器：STM32F103C8T62、通信：HC-05主从机一体蓝牙模块（重点）3、舵机：SG904、电源：186505、充放电一体模块6、触摸模块7、人体检测模块二、AD电路三、3D建模四、32程序前言工科男是如何通过送礼物气死女朋友的？对于优秀的硬件师，这存在吗？（嘴角疯狂上扬）（其实我之前把电工作业——一个51摩天轮送女朋友，差点没被揍，哈哈哈哈） &nbsp

2022-01-20 16:04:29 2913 1

原创基于STC51：四轴飞控开源项目原理图与源码（入门级DIY）

目录前言（作者：宏晶科技）一、飞控配件二、接线三、原理图四、调试五、程序六、完整工程、原理图文件获取前言（作者：宏晶科技）本飞控仅仅是姿态飞行控制，没有GPS、电子罗盘、气压高度计、超声波测距、光流传感器等等,不能实现定点悬停，但是飞行感觉非常好，稳定，特别是暴力飞行的刺激，是很多玩家所喜欢的。用户可以自行增加这些传感器，编写相关的程序，以获得更好的飞行性能。本飞控通过调整PID参数

2022-01-09 18:18:29 10925 4

原创 MATLAB源码：遗传算法的栅格法机器人路径规划实现（复制源码可直接运行）

新建一个脚本，将源码复制进去，可以直接运行。% 基于遗传算法的栅格法机器人路径规划的MATLAB实现clc;clear;% 输入数据,即栅格地图G= [0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0; 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0; 0 0 1 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0; 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0

2021-12-26 08:37:08 3010 3

原创电力电子：单项逆变器设计（MATLAB程序+AD原理图）

目录一、题目：二、对设计的要求三、MATLAB仿真程序四、AD原理图五、工程获取一、题目：单相逆变器设计设计指标：1）电池直流电压为9-16V；2）输出交流电压为220V；3）单相功率输出为：200W；4）输出交流电压THD:<5%；5）稳态误差：<2%；6) 过载倍数1.27）功率因数>0.88）完成主电路、驱动电路和保护电路设计，主要元器件的选择；二、对设计的要求1.图纸的要求1）图纸要符合国家电气工程制图标准；2）图纸大小为A2纸张（手绘），要有边框和标

2021-12-19 15:21:47 7974 1

原创不眠者-泽队：广东省工科赛—全地形越障排爆组(开源7天）

泽：我是一名大二学生，大二才开始入门单片机的我，在参加工科赛显得非常的吃力，这也是我第一次参加比赛，我的队友kk同时也是我的师兄，带我入门51和32，教会了我很多的东西。在这次比赛中，我对硬件方面和代码编程方面有了很大的进步，后面因为决赛的时候，因为一个小失误，最后，拿到了广东省三等奖。

2021-12-09 21:13:35 8543 8

原创不眠者②队：国电F题省一，数字识别（神经网络训练），开源

这是我们兄弟队伍的作品，同样获得省一等奖，在我们的争取下，源码也开源啦！！！Openmv使用Edgeimpluse在线训练神经网络进行识别数字1-8（必须是openmv 4Plus）对于很多只想要做神经网络识别的功能的人来说，从零到有要花费很大的学习成本，但是又想在短时间内实现理想的功能的朋友，OpenMV无疑为我们提供了一个很好的平台。附上网址：edgeimpulse.com...

2021-11-21 16:29:50 3281 4

原创（不眠者①队）国电-F题：智能送药小车，广东赛区一等奖，推国赛，开源（代码+设计方案）

千歌：即将走完大学的四分之三，从入学，参加社团，参赛，申项目，创业……大二由于某些原因，没有赶上国电的备赛，原本以为与这场四天三夜的盛宴无缘了，作为一名电子人，如果没有参加上国电，那将会是我一生的遗憾。好在机缘巧合，国电赛期延时了，我搭上了末班车，并拿到省赛一等奖。在此，我要感谢我的队友：康康、Zwalkon。本次我们会把作品（基础题三小问）的设计思路，硬件选择，以及源码全部开源！！！

2021-11-18 15:05:46 12918 20

原创小程序自定义标题栏（自适应）

首先展示一下自己写的标题栏这标题栏具有高度的自适应性。实现首先找到你需要用到自定义的标题栏页面的json文件添加上标题栏自定义的属性，"navigationStyle": "custom"这样之后，你的页面内容就会往上移，直接将原来标题栏的位置覆盖掉。接下来就是在前边添加自己写的标题栏了。wxml文件<view class="custom" style="height: {{height}}px; top: 0;"> <v

2021-11-14 16:45:53 707

FPGA: UltraScale+ bitslip实现方案（工程+仿真）

ISERDESE3没有bitslip功能了，需要用逻辑实现。 UltraScale器件中的I/O逻辑是指位于专用的I/O处理组件在I/O缓冲区和一般互连之间。这个I/O逻辑在UltraScale中是不同的。与以前的系列（如7系列和Virtex-6 fpga）相比，UltraScale器件中的I/O逻辑设置提供更快的I/O处理，更好的抖动规格，还有更多的功能。但是，它忽略了以前器件系列的I/O逻辑中可用的一些功能。位滑（bitslip）是一个在UltraScale器件I/O逻辑中原生不可用的功能。这个应用程序注描述了在一般互连中实现的位滑解决方案，可用于超规模的设备组件以及以前的设备架构。参考设计实现了位滑函数，并扩展了几个额外的基本功能选项。使用基本的 UltraScale 器件 BITSLICE I/O 原语被称为“本机模式（native mode）”，而使用具有“组件模式（component mode）”原语的 UltraScale 器件 I/O 来模仿以前设备系列的 I/O 逻辑功能。位滑函数在以前的器件系列的每个ISERDES中都是本地可用的，它作用于串行输入流。在UltraScale器件中，ISERDES等效（组件模式）或本机RX_BITSLICE函数没有实现Bitslip功能。本应用说明描述了以前的设备系列中原生支持的Bitslip功能，以及如何在UltraScale设备中实现等效的Bitslip。讲解文章：https://blog.csdn.net/weixin_46423500/article/details/147950759

2025-05-15

解释HyperLynx DDRx报告结果

介绍在HyperLynx 8.0（或更高版本）中运行DDR向导会生成一组结果电子表格，以报告向导执行的不同定时和信号完整性（SI）检查。本应用说明描述了计时电子表格中的数据。 SI电子表格包含习惯的Sl测量，这些在HyperLynx用户指南中有解释。 DDR向导模拟每个信号许多时钟周期，以检查更真实的时间裕度。模拟的长度由DDR向导的“刺激和串扰”页面上的刺激设置决定。如果将刺激定义为位阶为N的PRBS，则仿真的长度为(2N-1)*位周期。如果刺激是由自定义刺激定义的，则模拟长度将是自定义位模式中的位数乘以由数据速率设置的位周期。这就是为什么结果电子表格包含相同网络、驱动程序和接收器的许多行数据的原因。每行数据相对于一个时钟或频闪器边缘。本文档引用了计时模型，但没有描述这些模型的语法。定时模型语法请参见BoardSim用户指南。一般来说，默认的DRAM时序模型对于所有模拟都是足够的，因为它是基于JEDEC DRAM规范的时序要求。 l HyperLynx模型库还提供了源自JEDEC规范要求的默认控制器定时模型。在某些情况下，这个模型对于系统质量的估计是足够的。

2025-02-28

Xilinx-Micron-DDR4仿真模型已解（完整文件）

MIG路径下仿真模型： Vivado\2024.2\data\ip\xilinx\ddr4_v2_2\data\dlib\ultrascale\ddr4_sdram\tb 路径下各个文件，已解，可看system_verilog及verilog。

2025-01-22

FPGA-STM32编码器应用设计（FSMC交互，含完整源码及视频讲解）

压缩包内容： FPGA+STM32完整源码，烧录直接可用；设计文档；视频讲解。主控：EP4CE10F17I7N+STM32F407IGT6 软件：Quartus II+keil 简介　　本硬件电路方案是针对集电极开路输出的编码器设计的。隔离前电压为5V，同时5V也是编码器的驱动电压，由外部供电；隔离后电压为3.3V，由核心板提供。隔离芯片采用3通道ADUM1300隔离芯片。因为是集电极开路输出，所以输出信号的电压是不确定的，需要加1K的上拉电阻，为了能得到较为稳定的信号，在信号的输出端加上100PF的滤波电容。信号经过隔离芯片隔离后直接连接到FPGA 的IO上。代码简介　　ARM与FPGA之间通过FSMC总线实现通信，ARM定时读取FPGA的脉冲计数值并通过串口软件显示出来，在串口工具上发送命令“reset/cr/lf”能实现复位功能。操作步骤 1、根据视频教程及硬件电路原理图设计硬件电路； 2、正确连接硬件电路； 3、下载FPGA程序； 4、下载ARM程序； 5、打开串口调试工具接收计数脉冲值； 6、发送复位命令“reset/cr/lf”进行验证。

2025-01-17

本科毕设系列（五）：基于zigbee的稻田环境监测系统设计

功能: 主机 1、显示从机测量数据，并对从机进行阈值设置 2、实现多从机监测 3、具有报警功能（土壤湿度过低、温度过低）；从机 1、测量温湿度、土壤湿度以及光照度，并发送给主机显示 2、继电器1：土壤湿度过低打开水泵继电器2：温度过低加热；主要是使用proteus仿真，没有进行实物制作，如需实物制作可联系我。配套文件将在后续继续更新上传，本次只上传论文。简版摘要，详细请参考原文：基于此，本文设计一种基于紫蜂技术的农田环境监测系统，这个系统可以实时获取和分析中大型稻田环境数据，为农场主提供科学种植依据，优化中大规模农场管理决策，提升农业效率和环保水平，减少人工投入，推动传统农业向现代化发展。该系统可以实时监测农田环境中的温度、湿度、光照等参数，并将数据传输到远程服务器，进行实时分析和处理。农场主可以通过远程监控，时刻了解农田环境的变化，采取相应的措施，确保农田环境的健康和稳定。该系统的应用将推动农业生产的现代化和智能化，提高农业产出和品质，减少环境污染和资源浪费，推动可持续发展。

2025-01-12

Multisim更新：振幅调制器+解调器（含仿真程序+文档+原理图+PCB）

压缩包含：仿真源文件+设计报告+原理图&PCB（AD及立创EDA都有，2版本）+BOM清单 1. 基本要求 (1) 实现基带信号的传输。基带信号定义为2kHz~10kHz的语音信号（实际测试过程可以用单频正弦波替代），要求接收端解调后的模拟信号波形无明显失真； (2) 载波频率设置规则： ➢中心频率：f0=2.79MHz. ➢载波频率误差：±0.05MHz，频率稳定度不低于10-3； (3) 发送端调幅指数ma在30％~80％之间。输出负载50Ω，波谷Vpp>0.8V； (4) 接收端输入阻抗50Ω，接收机灵敏度≤-30dBm(输入波形峰值≤10mVp)，仿真发射端与接收端级联时，可以采取下列电阻分压(信号无失真传输)方式(图中参数为示波器10:1衰减电路，仅供参考)；发射端与接收端级联时的信号无失真传输参考电路(分压比10:1) (5) 接收端通频带≤1MHz，负载电阻16Ω，Vpp>0.8V； (6) 分块实现功能，要求每块的验证要完整；可部分级联或全部级联。 2.发挥部分已做，这里略。（写不下了）详细内容及讲解，参考我主页博客：Multisim更新：振幅调制器+解调器

2025-01-05

课设：Multisim发射机系统（含5个可运行文件）

压缩包有： MC1496.ms14 发射机系统(含功放).ms14 发射机系统(含乙类推挽).ms14 发射机系统(射随器).ms14功率放大器8欧姆,ms14 检波器.ms14 都是可以直接运行的，参数可调，到手即用。

2024-12-29

基于反馈电压调整的可调BUCK充电器设计（可用课设，实物已验证无误）

文件包含：立创原理图源文件+PCB制板文件+使用说明+BOM物料清单+相关手册及计算说明（PCB已经量产验证无误）一、设计简介基于反馈电压调整的可调BUCK电源，通过在原反馈回路上叠加DAC或PWM信号，改变反馈电压，从而使BUCK电路输出电压在5V~20V范围可调； 1.模块可以利用单片机DAC调整输出电压，没有DAC的单片机也可以使用PWM进行控制，从而达到同样的效果，输出电压纹波小于40mV。２.功率MOSFET驱动：作为功率MOSFET驱动电路的VCC，结合单片机的其它信号采集电路，实时调整栅极驱动电压，从而实现MOSFET的高效率开关。二、设计概述１.拥有独立5V和3.3V线性电源，方便配合单片机使用。２.同一个引脚兼容DAC或PWM控制输出电压３.DAC电压（PWM等效电压）范围为0~3.3V与输出电压成反比例关系４.BUCK主电路，输入24V，输出5V~20V，电流3A，功率60W，纹波小于20~40mV。 5、PCB尺寸：33.9mm*65.3mm，单面布局，双层板布线。

2024-12-20

FPGA架构讲解PPT（零基础学结构）

这个文档主要讲述FPGA芯片的底层结构，适合刚从业的FPGA开发人员或者芯片设计人员阅读，能够从芯片层面快速了解FPGA基础，有利于后续开发或设计。 FPGA，最忌讳的就是，一来就像单片机/MCU那样去写代码，实现什么功能，应该先了解什么是现场可编程门阵列的核心概念，再来开发，不然会如同囫囵吞枣，后面遇到问题发现，云里雾里的，不知道怎么办才好，这个文档有助于你学习。

2024-12-10

PCB项目：ZYNQ7020最小系统板（已量产验证）

本项目最小系统板，参照正点原子ZYNQ7020核心板设计，相关参数与正点原子PCB一致。文件夹内容：AD PCB及原理图源文件，soliwork3D建模源文件，数据手册。主控：ZYNQ7020-CLG400 外形尺寸: 57.5mm * 45mm 工作电压: 5V 工作电流: 58mA ~ 530mA @ 5V PCB层数: 10层 DDR3:1GB(512MB*2 PS) EMMC:8GB(PL) QSPI FLASH: 32MB（PS）板载：type-c USB 串口(PS 可以用来供电),TF卡座(PS)，BOOT选择开关，复位按键(PS)，一个PS LED, 一个PL LED，JTAG下载接口(1 *6)，3710 2*50P母座

2024-12-08

呕心沥血：JESD209-4中文精解手册（结合LPDDR4控制器仿真）

关于本册：Initial版本主要完成手册架构，对整个LPDDR4产品定义及常规操作流程做了介绍，供内部人员学习使用，跟training有关的时序操作流程及电气特性要求，将在下一版本发布。关键时序参数等一些常见的定义，大多分散在每一小节中，下一版本会起一小节单独做一个汇总。目录 1、封装及管脚定义 4 2、容量规格 8 3、状态流程 9 3.1、简易流程图 9 3.2、命令真值表 10 3.3、上电复位初始化 11 3.3.1、MPC Based training 13 3.4、MR寄存器 14 3.5、读写过程 15 3.5.1、Pre-Charge（预充电） 15 3.5.1.1定义及时序 15 3.5.1.2关键时序参数 15 3.5.2、Refresh（手动刷新） 16 3.5.2.1 ALL Bank刷新时序 16 3.5.2.2 Per Bank刷新时序 16 3.5.2.3关键时序参数 17 3.5.3、Self Refresh（自我刷新） 18 3.5.3.1 自我刷新时序 18 3.5.3.2 进入PD时序 19 3.5.3.3退出PD时序 19 略。。。。。

2024-12-01

IP破解(5)：DWC-ddrctl-lpddr54（LPDDR4/4X/5控制器）

S家LPDDR5/4/4X 控制器，针对功耗、延迟、带宽和面积进行了优化，支持 JEDEC 标准 LPDDR5、LPDDR4 和 LPDDR4X SDRAM。控制器通过 DFI 5.0 接口连接到 S家LPDDR5/4/4X PHY 或其他 LPDDR5/4/4X PHY，以创建一个完整的内存接口解决方案。S LPDDR5/4/4X 控制器包括软件配置寄存器，可通过 AMBA 3.0 APB 接口访问。 // Key Used : DWC-DDRCTL (IP access) // Key Used : DWC-LPDDR54-CONTROLLER (Add-on feature access: DWC LPDDR5/4/4X Controller) 注意：压缩包只有IP使用文档，完整IP及无加密SV代码压缩包有获取方式。

2024-11-22

IP破解(4)：dwc-ddrc-ddrphy（DDR4/3 PHY IP）

S家 DDR4/3 PHY 是一个完整的物理层 IP 接口（PHY）解决方案，适用于需要运行速度高达 3200 Mbps 的高性能 DDR4/DDR3/DDR3L SDRAM 接口的企业级 ASIC、ASSP 和片上系统（SoC）应用。Synopsys DDR4/3 PHY 非常适合需要高速 DDR3/4 性能且需要高容量内存解决方案的系统，通常使用多达 16 列的寄存和减载内存模块（RDIMM 和 LRDIMM）。还支持 PCB 系统上的直接 SDRAM。基于 RTL 的 PHY 实用程序模块（PUB）支持基于 GDSII 的 PHY，其中包括 PHY 控制功能，如读/写调节、数据眼训练、每比特数据偏移校正、PVT 补偿，并支持 DDR4/3 PHY 的生产测试。PUB 还包括一个嵌入式校准处理器来执行硬件辅助、基于固件的训练算法。DDR4/3 PHY 包括一个连接到内存控制器的 DFI 4.0 接口。压缩包包含：可运行工程平台（含仿真），src及sim下有Makefile，解密后的verilog代码和模型。

2024-11-16

Micron-LPDDR4X仿真模型（16G、4266M-verilog已解密）

文件包含（vcs，ncv，modelsim三种解密仿真模型） Readme_z42mx_16gx32_4266_20220728_p.txt task_Direct_mem_access_1ch.txt z42mx_16gx32_4266_20220728_ms.sv z42mx_16gx32_4266_20220728_nc.sv z42mx_16gx32_4266_20220728_vc.sV

2024-11-10

Micron-LPDDR4X仿真模型（4266M-verilog已解密）

文件包含（vcs，ncv，modelsim三种解密仿真模型） Readme_z11mx_8gx16_4266_20201110_p.txt task_Direct_mem_access_1ch.txt z11mx_8gx16_4266_20201110_ms.sv z11mx_8gx16_4266_20201110_nc.sv z11mx_8gx16_4266_20201110_vC.sV

2024-11-01

Modelsim：LPDDR5仿真（含美光仿真模型官方）

LPDDR5 (Low Power Double Data Rate 5) 是移动设备内存的最新标准，由 JEDEC 于2019年2月发布。三星电子是最早开发 LPDDR5 的公司之一，在2018年7月宣布完成了业界首个 8Gb LPDDR5 DRAM 芯片的开发。而在量产方面，三星再次领先，于2019年7月宣布开始量产全球首款 12Gb LPDDR5 移动 DRAM。虽然，三星在设计跟量产上，早于其他家存储产商，但是镁光后来居上了，是业界首家支持全速 LPDDR5 的供应商，并且开发者在做开发的时候，也是用美光颗粒比较多，所以这里就先以美光的仿真模型为主进行仿真。本工程为美光官方工程，支持Modelsim、VCS、ncverilog三种仿真器仿真。模型跟代码破解过，为完整system-verilog代码。讲解文章：https://blog.csdn.net/weixin_46423500/article/details/143133618

2024-10-21

FPGA-IP破解(3)：JESD204B-2023.2

IP内容： gthe2_channel_001.v gthe2_channel_002.v gthe2_common_001.v gthe2_common 002.v jesd204_w7_2_rfs.v jesd204c_v4_2_rfs.v jesd204c_v4 2_syn_rfs.v LogiCORE IP JESD204 内核针对电子器件工程联合委员会 (JEDEC) JESD204B 或 JESD204C 标准设计。 JESD204 规范主要描述数据转换器和逻辑器件之间的串行数据接口及链路协议。 JESD204B IP 核支持 12.5 Gbps 线速（符合 JESD204B 规范）和 16.1 Gbps 线速（不符合 JESD204B 规范），并支持 1-32 信道配置。该 IP 内核不仅可配置成 JESD204B 发射器，连接 DAC 器件，而且也可配置为 JESD204B 接收器，连接 ADC 器件。

2024-09-27

FPGA-IP破解(2)：XMDA-PCIE-2023.2(verilog)

IP代码结构： gthe3 channel 001.v gthe3 channel 002.v gthe3 _common 001.v gthe3 _common 002.v pcie_3_0_001.vp.decrypted pcie_3_0_002.vp.decrypted pcie_3_1_001.vp.decrypted pcie_3_1_002.vp.decrypted xdma_v4_1_wl_rfs.sv.decrypted DMA/Bridge Subsystem for PCI Express (PCIe)，也叫做 XDMA，该 IP 不仅完成了事务层的组包解包，还添加了完整的 DMA 引擎。 XDMA 其本名为 Xilinx DMA/Bridge Subsystem for PCI Express，直译为用于 PCI Express（PCIe）的 Xilinx DMA/Bridge 子系统。XDMA 实现了高性能，可配置的 Scatter Gather DMA，可与 PCI Express 2.1 和 3.x 集成模块一起使用。

2024-09-21

DDR控制器MIG IP破解（完整破解verilog）

in_fifo_001.vp.v in_fifo_002.wp.v iserdese2_001.vp.v iserdese2_002.vp.v oserdese2_001.vp.v oserdese2_002.vp.v out_fifo_ 001.vp.v out_fifo_002.vp.v phaser_in_001.vp.v phaser_in_002.vp.v phaser_out 001.vp.v phaser _out 002.vp.v phy_control_001.vp.v phy_control_002.vp.v PHY (version 1).xlsx（目录表格）

2024-09-13

本科毕设系列（四）：基于LabVIEW的过控实验平台设计（完整程序+报告+说明）

本程序为本科毕设《基于基于LabVIEW的过控实验平台设计》的具体实现，为作者学习LabVIEW近一周之后开始着手设计，设计一周后转向其他学习项目，之后到答辩之前偶尔修修补补，在网友面向晨曦帮助进行了程序的整体结构以及UI优化，从开始到完工横跨两个月。可供LabVIEW初学者借鉴的主要内容包括：数据库与LabVIEW的ODBC连接登录注册系统设计（关于修改密码之类的功能会有所提及）公告轮播显示功能的实现不同选项卡之间切换的基本实现 PID调节实验的三种不同实现方式直接使用LabVIEW的基础控件实现PID实验使用Matlab脚本节点实现仿真通过OPC通讯的方式实现LabVIEW和Simulink的联合仿真自动报表功能的实现自动生成word实验报告（数据+图像）自动excel报表 ODBC的连接方式及设置方式以及有无数大佬发过极其详细的帖子了，读者自行百度即可，这里只讲主要思路。数据库我最初选择的是MySQL,本人对数据库几乎一无所知，所以这里推荐没有数据库基础的朋友使用Navicat For MySQL这款可视化数据库设计软件，可以省去很多麻烦。终版为使用Acc

2024-09-07

芯片设计中低功耗设计方法（完整57页PPT）

内容： 1、CMOS电路的功耗来源 2、影响功耗的因素 3、低功耗设计方法 4、工艺级的优化技术 5、版图和晶体管级的优化技术 6、RTL级和逻辑级的优化技术 7、系统级的优化技术 8、采用HDL的低功耗设计流程

2024-08-29

本科毕设系列（三）：基于FPGA的红外热成像夜视仪系统（完整程序+仿真+各种参考文档）

1、完整Quartus II程序（使用EP4CE10芯片，纯verilog设计） 2、相关参考文档： A 任务安排,docx B 论文章节框架和内容说明-FPGA设计类,docx C 参考论文.doc D 设计思路.pdf E 仿真方案框图.vsdx F 硬件框图.vsdx G 答辩辅导.docx 基于FPGA的近红外夜视系统设计与实现。该系统以OV5640和TFTLCD液晶屏为主要元器件，利用FPGA的高速图像处理能力，实现了夜间低照度环境下的实时图像采集、处理和显示。首先，通过OV5640摄像头采集到的原始图像数据，经过FPGA的图像处理单元实时处理，包括图像灰度化、高斯滤波、双边滤波去噪等操作，以提高图像的清晰度和对比度。然后，处理后的图像数据通过TFTLCD液晶屏进行实时显示，使用户能够清晰地观察到夜间场景。整个系统采用模块化设计，具有良好的可扩展性和灵活性，可应用于安防监控、无人机、汽车辅助驾驶等领域。通过实验验证，该系统在夜间低照度环境下具有较好的成像效果和稳定性，为夜间视觉监控提供了一种有效的解决方案。（如果需要调试好的完整套件，可以私信）

2024-08-22

本科课程资料（二）：数字电子技术

高斯课堂视频+教材课后习题答案《数电讲义》.pdf 数字电子技术基础学习辅导与习题解答课后习题答案(第六版)阎石,pdf 01-数制与编码,mp4 02-逻辑代数.mp4 03-卡诺图.mp4 04-组合逻辑电路,mp4 05-常用组合逻辑器件,mp4 06-觖发器.mp4 07-时序逻辑电路的分析.mp4 08-时序逻辑电路的设计.mp4 09-集成计数器.mp4 10-移位毒存器、集成逻辑门及存储器(选学).mp4 11-555定时器(选学).mp4 12-可编辑逻辑器件及ADC、DAC(选学).mp4

2024-08-15

本科课程资料（一）：微机原理

高数帮微机原理课件&广州华立学院微机原理期末复习题压缩包内容：课时1 计算机基础.pdf 课时2 CPU.pdf 课时3 指令系统.pdf 课时4 汇编语言程序设计.pdf 课时5 存储器.pdf 课时6 输入输出与中断.pdf 课时7 并行接口(1).pdf 课时8 串行接口.pdf 课时9 计数器定时器,pdf 微机原埋复习题.doc 微机原理复习题带答案,doc 微机原理期末试卷.pdf

2024-08-11

本科毕设系列（二）：基于STM32单片机的智能仓库远程监测安防系统设计（含PCB）

资料包含：可编辑PCB、原理图、APP、32单片机完整程序、完整论文参考、元件清单等。摘要基于STM32单片机的智能仓库远程监测安防系统结合了先进的传感器技术、无线通信技术和智能控制算法，能够实现对仓库环境的实时监测和远程报警，提高仓库管理的智能化水平。基于STM32F103单片机的智能仓库远程监测安防系统。系统集成了多种传感器和模块，包括温湿度传感器、烟雾传感器、人体感应传感器、门磁传感器、OLED显示模块、GSM短信模块、WIFI模块。OLED显示模块可以实时显示温度、湿度、烟雾值以及当前设定的报警阈值。门磁模块和人体感应模块则分别用于监测门的开关状态和区域内是否有人活动，一旦触发报警条件，蜂鸣器会发出警报，手机APP也会收到相应的通知。此外，系统还通过WIFI模块与手机APP进行连接，用户可以随时查看当前的温湿度、烟雾值和报警状态。最后，GSM短信报警模块会在检测到有人活动时向指定手机发送报警短信，进一步增强了系统的安全性和实用性。关键词：单片机；智能仓库；远程监测；报警

2024-08-11

神经网络进阶版：基于残差连接的图片分类网络（10分钟精度88%）

在这个项目中，我们的网络需要在10分钟内完成训练。为了获得更好的效果，我们使用了ResNet18[1]网络，ResNet专门设计用于解决深度学习中的梯度消失和梯度爆炸问题。ResNet最初由微软亚洲研究院的Kaiming He等人在2015年提出，并在ImageNet图像识别比赛中取得了非常好的成绩。原始的ResNet网络是用于训练ImageNet[2]数据集，因此我们必须改进原始的网络来适应本次项目的数据集，下面我将详细介绍ResNet18以及我为它来适应我们的数据集所做的全部工作。语言：Python 内含：完整代码+文档

2024-08-03

本科毕设系列（一）：基于stm32智能书桌系统设计（含PCB等）

资料包含：PCB、原理图、APP、32单片机完整程序、完整论文参考、元件清单等。摘要随着现代生活的快速发展，家居环境的舒适度和智能化需求日益凸显。传统书桌功能单一，已无法满足现代人的多样化需求，特别是在健康管理和智能控制方面存在明显不足。因此，设计一款基于STM32单片机的智能书桌系统，以满足现代人的实际需求。该智能书桌系统以STM32F103单片机为核心，通过HC-SR04超声波测距传感器实时监测坐姿，一旦发现坐姿不规范，通过语音或震动等方式提醒用户调整，从而有效预防颈椎和腰椎疾病。系统还利用HX711高精度称重传感器实现喝水提醒功能，确保用户及时补充水分，保持健康生活习惯。此外，智能书桌采用LDR光敏电阻作为光度传感器，能根据环境光线自动调节台灯亮度，为用户创造舒适的照明环境，避免眼睛疲劳。还具备物联网通信功能，集成ESP8266 WiFi模块，可通过手机或电脑远程控制书桌，实时查看环境光系数、灯光亮度、温度等数据信息。关键词：STM32；智能书桌；超声波测距；喝水提醒；物联网

2024-07-22

神经网络训练（一）:基于残差连接的图片分类网络(ResNet18)

基于残差连接的图片分类网络，本网络使用ResNet18作为基础模块，根据cifa10的特点进行改进网络，使用交叉熵损失函数和SGD优化器。本网络在cifa10数据集上不使用预训练参数，经过数据增强，训练30轮达到了85%的分类准确率。博客讲解链接：https://blog.csdn.net/weixin_46423500/article/details/140113796

2024-07-02

FPGA：DDE图像数字细节增强系统（工程+仿真+实物方案，可用毕设）

本案例采用的DDE（数字细节增强）算法，通过高斯滤波分离原图的高频信息和低频信息，利用原图和高斯滤波的差值提取细节，再将细节叠加到原始图像上，实现细节增强，增强后图像清晰度明显提高。开发板Altera：EP4CE10F17C8 摄像头：OV5640 缓存数据：SDRAM 板子是自己制作的，可以提供原理图、PCB截图供大家插到论文中。也可提供调试好的套件。查看文章： https://blog.csdn.net/weixin_46423500/article/details/137524059

2024-05-07

RGMII回环：IDDR+ODDR+差分接口（板测+仿真）

1、通过IDDR和ODDR的方式完成RGMII协议； 2、外部接口使用OBUFDS、IBUFDS转换成差分接口； 3、数据转换及传输：顶层文件自己产生100次数，每个数都是8bit，传给oddr模块，oddr模块经过转换再传出4bit，这4bit数据再输出到外部（仿真的时候，可以接到输入，实际板测可以用跳线帽短接，也可以传给另一块板子，进行回环实验），4bit数据重新从顶层输入到iddr模块，iddr模块经过转换，输出8bit数据，输出到外部。 vivado 介绍文章：https://blog.csdn.net/weixin_46423500/article/details/134219739

2023-11-12

MATLAB：线性系统的建模与仿真（含完整程序）

花了好大心血完成了一份留学作业系列——3：线性系统的建模与仿真；供大家参考，资源包邮Simulink程序及无水印Word文档。本实验主要是用Matlab来进行： 1、对线性定常系统建模； 2、得到阶跃响应和脉冲响应； 3、研究磁极位置对响应的影响； 4、研究零对反应的影响； 5、确定对一般输入的时间响应。具体看文章说明：https://blog.csdn.net/weixin_46423500/article/details/133613648

2023-10-06

Multisim：JFET混频器设计（含完整程序）

资源包括：题目文件+作业Word+可运行Multisim程序。在本实验中，研究了使用 JFET 的混频器。它包含乘法运算和滤波运算，将来自射频调谐放大器的信号与来自本地振荡器的“载波”信号混合。上变频器和下变频器模式均可用。本实验选择下变频器是因为滤波器要求没有上变频器严格。该实验由NIMultisim进行。本实验的主要目的是加深对混合电路理论方面的理解，掌握利用multisim实现混合电路的设计和流程。具体可看文章说明：https://blog.csdn.net/weixin_46423500/article/details/133612544

2023-10-06

MATLAB：电机控制（Motor Control）

花了好大心血完成了一份留学作业，供大家参考，文末有MATLAB程序及无水印Word文档。具体内容可参考文章介绍： https://blog.csdn.net/weixin_46423500/article/details/132924772 Control design is very important in for power electronics, such as the application on converters and motor control. In this lab, we will learn how to design a PI controller for a DC motor to meet the required specifications. The lab will be conducted on the simulation software Matlab Simulink. The design of PI controllers............

2023-09-16

基于阿尔法均值滤波的FPGA图像系统（Verilog+原理图+PCB+仿真）

FPGA工程（Quartus II）+Modelsim完整仿真+MATLAB工程+自主设计开发板（原理图+PCB图纸）主控：EP4CE10；摄像头：OV5640；显示：TFT-LCD；主要设计完成了改进中值滤波（阿尔法均值滤波）图像处理系统的硬件设计及算法设计，经过电路设计、设计输入、RTL仿真、综合优化、布局布线、时序仿真与验证、板级仿真与验证，以及芯片编程与调试，最后将码流加载到FPGA上。硬件设计主要为原理图设计、PCB设计及FPGA相关模块的电路设计，软件设计主要为α均值滤波（改进的中值滤波）算法模块、TFTLCD模块、传统中值滤波算法模块、叠加椒盐噪声模块、灰度化算法模块及其他小功能模块的代码设计及功能仿真。具体参考文章：https://blog.csdn.net/weixin_46423500/article/details/131335284

2023-06-23

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人