千歌叹尽执夏的博客

最近比较得空，想看看今年秋招（校招需要各种填资料，太麻烦了，就点了社招）什么情况，就在软件上随便投了几份简历，有个小企业发了份试卷，FPGA开发岗，看了一下基本是八股文，简单做了一下，这里分享给大家，有错误的欢迎指出。 从这份试卷来看，小公司的FPGA开发社招，基本还不是很难，只要常规的基本功打扎实了，还是有岗位的，初学者不用过分担心，FPGA人才暂时较为稀缺。

最近闲来无事，就四处逛逛别人的技术面试心得，一来查漏补缺，看看外面一般需要什么样的技术员，不至于闭门造车，我这个人，还是比较居安思危的，嘿嘿。二来，给专栏更新一下文章。看了一下别人的面经，禾赛的FPGA技术面还是挺难的，这里只收集了他的面试题目，没有去查答案，等有时间了，我把答案填一下。不过看了一下，跟芯动有一些撞重，有兴趣的，可以看一下我之前写的文章2022春招——芯动科技FPGA岗技术面（一面心得）。

很多同学非常重视技术面试和主管面，但是我想和大家强调一下HR面也是非常重要的，一些公司的HR权力挺大，起码能让你挂掉面试或者offer排名低。实际上，HR面是有一套固定套路的，接下来，请听我细细道来。

3月11号做的芯动科技的笔试，对题目有兴趣的可以看看这篇文章2022春招——芯动科技FPGA开发岗笔试题（原题以及心得），然后3月22号让我预约时间面试，能选的只有22号-23的下午四点-六点，运气不好，收到邮件，我过了10分钟才预约，结果就只剩下当天下午4点的了，其他时间段都被抢完了。这里分享一下，面试内容还有心得。

上个星期除了做了芯动科技的笔试题，后来又面了上海安路，上海安路走的内推，没有笔试这一项。过了两天朋友面了乐鑫SOC岗，跟我分享了一下经历，这里一并分享给大家，希望对各位有所帮助。

2022年3月在芯动科技官网投的FPGA岗，当天就过了简历筛选，拿了笔试机会。芯动的题目中规中矩，比较偏向于基础概念题。10道单选题，5道多选题，5道简答题。

文章目录1、多时钟域设计中，如何处理跨时钟域2、编写Verilog代码描述跨时钟域信号传输，慢时钟域到快时钟域3、编写Verilog代码描述跨时钟域信号传输，快时钟域到慢时钟域4、用Verilog实现1bit信号边沿检测功能，输出一个周期宽度的脉冲信号5、用Verilog实现glitch free时钟切换电路。输入sel，clka，clkb，sel为1输出clka，sel为0输出clkb6、用Verilog实现串并转换7、用verilog实现一个4bit二进制计数器8、用verilog实现4bit约翰逊(.

      跨时钟域处理从快时钟域到慢时钟域，如果是下面第一个图，cklb则可以采样到signal_a_in，但是如果只有单脉冲，如第二个图，则不能确保采样掉signal_a_in。这个时候用两级触发器同步是没有用的。代码如下：//Synchronous module Sync_Pulse(input clka,input clkb,input rst_n,input pulse_ina,output pulse_outb,ou

文章目录题目1、简述建立时间和保持时间，作图说明题目2、说明D触发器与Latch的区别题目3、什么是同步电路和异步电路题目4、最小周期计算题目5、什么是Clock Jitter和Clock Skew，这两者有什么区别题目6、什么是亚稳态，产生的原因，如何消除题目7、同步和异步题目8、reg和wire的区别题目9、阻塞赋值与非阻塞赋值的区别题目10、localparam、parameter和define的区别题目11、task与function的区别题目12、谈谈对Retiming技术的理解题目13、什么是高

文章目录题目1、bit, byte, word, dword, qword的区别题目2、什么是原码，反码，补码，符号-数值码。以8bit为例，给出 各自表示的数值范围题目3、数制转换题目4、逻辑函数及其化简题目5、什么是冒险和竞争，如何消除？题目6、设计一个2-4译码器题目7、设计BCD译码器，输入0~9题目8、MOS逻辑门题目9、用D触发器带同步高置数和异步高复位端的二分频的电路，画 出逻辑电路，Verilog描述题目10、CMOS反相器的功耗主要包括哪几部分？分别与哪些因素相关？题目11、transit

文章目录一、简述ASIC设计流程，并列举出各部分用到的工具。1、ASIC开发基本流程二、简述FPGA的开发流程。三、名词解释一、简述ASIC设计流程，并列举出各部分用到的工具。1、ASIC开发基本流程芯片架构： 考虑芯片定义、工艺、封装RTL设计： 使用Verilog、System Verilog、VHDL进行描述功能仿真： 理想情况下的仿真验证： UVM验证方法学、FPGA原型验证综合： 逻辑综合，将描述的RTL代码映射到基本逻辑单元门、触发器上DFT技术： 插入扫描链等价性检查： 使