weixin_46969363的博客

XILINX 7系列FPGA对比

FPGA配置 BANK0讲解

电感滤波将电能转换为磁能，磁能通过两种方式影响电路，一种是重新转换成电能，表现为噪声，另一种方式为向外部辐射，表现为 EMI。标称阻抗 100R@100MHz，在100MHz频率下，磁珠的阻抗是100R。阻抗越大，抑制噪声的效果越好。当磁珠的温度超过 85℃时，它的额定电流也会急剧下降，因此在使用磁珠时，务必关注磁珠的温度做降额处。，噪声的频带范围要大于转折点的频率，磁珠呈阻性，吸收噪声并转化为热能；，信号频带的范围要小于转折点的频率，磁珠呈感性，从而减少信号的衰减。不同的信号经过磁珠时，表现的阻抗不同。

数据位宽4bit（一个时钟周期里上升沿取TX\RX的0-3bit下降沿取TX\RX的4-7bit所以其实还是在一个时钟周期里卖取了8bit数据）（Medium Independent Interface，媒体独立接口）、基本的100Mbps10Mbps接口、16根线。10Mbps是利用10个周期采样一次数据相当于10Mbps=12.5MHz*（8bit/10bit）在MII基础上精简100Mbps/10Mbps接口；10Mbps是利用10个周期采样一次数据相当于10Mbps=50MHz/10*2bit。

mbps指的是每秒传输的比特数量（Mbps=Mbit/s即兆比特每秒），MB/s指的是每秒传输的字节数量，1Mbps等于每秒传输1,000,000比特（1,000,000 bps）。因此，1MB/s等于每秒传输1,000,000字节（1,000,000 Bps），或者8,000,000比特（8,000,000 bps）因此mbps和MB/s换算比例为8比1，也就是说8mbps等于1MB/s, 1Mbps =0.125MB/s。3、Micro 类型：更加小的，叫做 Micro 微小的。使用半双工的差分信号。

在电阻、电容、电感并联电路中，出现电路端电压和总电流同相位的现象。其特点是：并联谐振是一种完全的补偿，电源无需提供无功功率，只提供电阻所需要的有功功率，谐振时，电路的总电流最小，而支路电流往往大于电路中的总电流。其理想电压源的数值为有源二端电路的两个端子的开路电压，串联的内阻为内部所有独立源等于零 时两端子间的等效电阻。电流定律KCL：在电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。电压定律KVL：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。

每当输入一个时钟信号，Q 就被置为 D 的原有值，同时 Q 值改变（D 也是如此）。时序逻辑电路：包含记忆单元，输出不仅与输入有关，而且与 之前的状态有关。竞争：在组合逻辑中，由于门的输入信号通道经过了不同的延时，导致到达该门的时间不一致。组合逻辑电路：不包含记忆单元，输出与输入有关，与之前的状态无关。将放大电路的前级输出端通过电容接到后级输入端，称为阻容耦合方式。：时钟上升沿到来之前，输入端数据已经来到并稳定持续的时间。：时钟上升沿到来之后，传输端数据保持稳定并持续的时间。消除：芯片外部加电容。

RC接受来自CPU的IO指令，生成对应的PCIe报文，或者接受来自设备的PCIe TLP报文，解析数据传输给CPU或者内存。而 PCIe 3.0 的物理层协议中使用的是 128b/130b 的编码方案。重点在于描述物理层通信协议的速率属性，描述的是链路上传输的原始数据（单Lane的峰值带宽）。金手指（B 对应的是 RX） （A 对应的是 TX） 插槽 （B 对应的是 TX） （A 对应的是 RX）PCIe 通道是 PCIe 总线的组成部分，PCIe 总线包含一条或者多条 PCIe 通道。

同步是指其时钟频率与对应控制器（CPU/FPGA）的系统时钟频率相同，内部的命令的发送与数据的传输都以它为基准。DDR3一次从存储单元预取8-bit 的数据，在I/O端口处上下沿触发传输，8-bit需要4个时钟周期完成，所以 DDR3 的 I/O 时钟频率是存储单元核心频率的 4 倍，由于上下沿传输数据，实际有效的数据传输频率达到了核心频率的 8 倍。是与CPU直接交换数据的内部存储器，也叫主存（内存）。数据掩码，DM是写数据的输入屏蔽信号在写期间， DM信号被采样为高的时候，输入数据被屏蔽。

STA（管理实体，⼀般为 MAC 或 CPU）通过 MII对 PHY 的⾏为、状态进⾏管理和控制，⽽具体管理和控制动作是通过读写PHY内部的寄存器实现的。RJ45 是布线系统中信息插座（即通信引出端）连接器的一种，连接器 由插头（接头、水晶头）和插座（模块）组成，RJ 是 Registered Jack 的缩写，意思是“注册的插座”。在以太网中只使 用了 1、2、3、6 这四根线，其中 1、2 这组负责传输数据（TX+、 TX-），而 3、6 这组负责接收数据（RX+、RX-），另外四根线是备用的。

以太网规定，连入网络的所有设备，都必须具有“网卡”接口。每块网卡都有全世界独一无二的MAC地址，有MAC地址，就可以定位网卡和数据包的路径了。协议优点比较简单，容易实现，缺点可靠性较差，一旦数据包发出，无法知道对方是否收到。从一个用户的角度来自顶向下的过一遍，一个网络数据包的过程。网卡是计算机的一个硬件，当计算机需要发送信息的时候，通过网卡发送。可以通俗理解为一台配备有多个网卡的专用电脑，它让网卡接入到不同的网络中。是一个扩大网络的器材，能为子网中提供更多的连接端口，以便连接更多的电脑。

指由于 AD 的有限分辨率而引起的误差，即有限分辨率 AD 的阶梯状转移特性曲线与无限分辨率 AD（理想 AD）的转移特性曲线（直线）之间的最大偏差。一个4位的ADC，数字量最高可以表示2的4次方也就是16，满量程5V，那么最小的分辨率就是5/16=0.31V。以及编码电路，将输入的连续波形的模拟信号变换成间断的数字型号。指对于给定模拟输入，实际数字输出与理论预期数字输出之间的接近度（误差值是多少）换而言之，通常一个12位的ADC只能当作8-9位的理想ADC来用，8-9位就是ADC的采样精度。

STA（管理实体，⼀般为 MAC 或 CPU）通过 MII（MII Manage Interface）对 PHY 的⾏为、状态进⾏管理和控制，⽽具体管理和控制动作是通过读写PHY内部的寄存器实现的。主要负责控制与连接物理层的物理介质。一般的、系统中CPU和MAC以及DMA控制器都是集成在一块芯片上的，PHY包含大量模拟器件，而MAC是典型的数字电路，MAC集成进CPU而将PHY留在片外。1）封装网络层的数据，将数据封装为帧，实现帧同步对目标MAC地址和源MAC地址进行处理，对PHY传输错误时进行校准。

是指当受到电磁强扰源所发射的电磁量的作用时，会受到伤害的人或其它生物，以及会发生电磁危害，导致性能降低或失效的器件、设备、分系统或系统。电容的频率和阻抗成反比，电容通高频。电感的滤波是反射式滤波。不同的信号经过磁珠时，表现的阻抗不同，选型时，通过示波器测量干扰频率，再选择此干扰频率下，阻抗较高的磁珠。不同的信号经过磁环时，表现的阻抗不同，选型时，通过示波器测量干扰频率，再选择此干扰频率下，阻抗较高的磁环。，信号频带的范围要小于转折点的频率，让信号的频带范围落于磁珠感性作用的范围内，从而减少信号的衰减。

输入偏置电流 Ib、输入失调电流 Ios、输入失调电压 Vos、输入失调电压的温度漂移（简称输入失调电压温漂）ΔVos/ΔT、电源电压抑制比 PSRR、共模抑制比 CMRR、 共模输入电压 Vcm、轨到轨、开环增益(Aol)、增益带宽积(GBW)、单位增益带宽、输入阻抗 Rin。IIR 滤波器：无限脉冲响应滤波器，有反馈回路，稳定性弱一点，取决于当前输入数据、历史输入数据、历史输出数据，存在一定时间延迟，没有 FIR 快，需要等待上一个 信号的滤波输出。实时滤波，不需要等待前一个信号的滤波输出。

2. 晶振由石英晶体构成，容易受外力撞击或跌落的影响，所以在布局时，最好不要放在PCB边缘，尽量靠近 芯片摆放。）和输入信号（参考信号）之间的相位差，并转化相位差成正比的电压信号，经过低通环路滤波器对电压信号进行滤波出来。由于鉴相器输出信号是矩形波，高低电平之间存在突变，因此这里就需要加一个滤波器，使得信号变得很平滑。，用单位ppm来表示，即百万分之 一，是相对标称频率的变化量，此值越小表示精度越高。减小负载电容值，会使振荡频率上升。的输出，鉴相器会把两个信号进行比较，如果这两个信号存在相位差异。

其驱动信号的频率与宽度都保持恒定，只是，当负载为最重的情况时，驱动信号满频工作，当负载变轻时，驱动信号就会跳过一些开关周期，在被跨过的周期内，开关功率管一直保持为关断的状态。，初级绕组 N1会产生反向的电动势，次级绕组 N2 上的电压极性也会发生相应的改变，从而使输出端整流二极管 D 得到正向偏置而导通，初级绕组里的能量将传递至次级，对负载端供电。当开关管关断时，输入的能量和电感能量一起向输出提供能量，因此这时候输出的电压肯定就比输入的电压高，从而实现升压。就是给 SS 脚接的电容充电，给内部参考电压。

Start-up 时间是 IC 做死的，如果想要延时启动，最简单的办法是在 EN 上接一个大一些的电容到地，构成一个简单的 RC 电路。电容太小，电压跌落大，响应快。输出电流高，功率大；外围器件少，电路简单，成本低，负载响应快，输出纹波小；将采集的电压输入到比较器反向输入端，与正向输入端的基准电压（期望输出的电压）进行比较，再将比较结果进行放大；是指在给定负载变化下的输出电压的变化，这里的负载变化通常是从无负载到满负载。芯片的静态电流大小与其他性能成反关系，如低噪声，高电源电压抑制比，静态电流大。