MII、RMII、GMII、RGMII、SMII_rmii协议-CSDN博客

本文链接：https://blog.csdn.net/weixin_46969363/article/details/137676455

本文详细介绍了MAC层与PHY芯片间常见的传输标准，如MII（MediaIndependentInterface）、RMII、GMII、RGMII和SMII，包括它们的速率计算、数据传输特性以及接口结构，着重于不同接口在数据速率和时钟频率上的优化。

摘要由CSDN通过智能技术生成

MII、RMII、GMII、RGMII、SMII

MAC 层与 PHY 芯⽚之间的传输标准。

MDIO协议（SMI协议）

一个MDC时钟线，一个MDIO双向传输的数据线。MDIO是用来连接主设备和多个PHY设备，通过MDIO来传输数据。

	简述	Pins	速率计算
MII	（Medium Independent Interface，媒体独立接口）、基本的100Mbps10Mbps接口、16根线	RXD[3:0] TXD[3:0] TX_ER发送数据错误提示信号 TX_EN发送控制引脚 RX_ER接收数据错误提示信号 RX_DV接收数据引脚 TX_CLK,RX_CLK,参考时钟 CRS载波侦测信号 COL冲突检测信号（这两个引脚一般用在半双工的模式，一般用不着）	Clock=25MHz or 2.5MHz 数据位宽4bit（一个时钟周期传输4bit数据） 100Mbps=25MHz4bit 10Mbps=2.5MHz4bit
RMII	在MII基础上精简100Mbps/10Mbps接口；通过提升Clock频率保持与ＭII一样的速率；	TXD[1:0]，RXD[1:0]， TX_EN, RX_ER, CLK_REF, CRS_DV	Clock=50MHz 数据位宽2bit 100Mbps=50MHz2bit 10Mbps是利用10个周期采样一次数据相当于10Mbps=50MHz/102bit
SMII	串行MII 100Mbps10Mbps接口；进一步提升Clock频率保持与MII一样的速率；	TXD[0] RXD[0] SYNC CLK_ REFO	Clock=125MHz 数据位宽1bit 串行数据帧一帧=10bi数据（8bit data+2bit control）计算有效带宽时,需要减去控制位100Mbps=125MHz（8bit/10bit） 10Mbps是利用10个周期采样一次数据相当于10Mbps=12.5MHz（8bit/10bit）
GMII	在MII接口基础上提升了数据位宽和Clock频率，成为1000Mbps接口，	TXD[7:0] RXD[7:0] TX_ER,TX_EN RX_ER,RX_DV GTX_CLK,RX_CLK, CRS, COL	Clock=125MHz 数据位宽8bit 1000Mbps=125MHz*8bit
RGMII	GMII的简化版本	TXD[3:0] RXD[3:0] TX_EN（TXCTL）发送使能信号 RX_DV（RXCTL）接收数据有效信号 TX_CLK, RX_CLK, CRS, COL	Clock=125MHz 数据位宽4bit（一个时钟周期里上升沿取TX\RX的0-3bit下降沿取TX\RX的4-7bit所以其实还是在一个时钟周期里卖取了8bit数据） 1000Mbps=125MHz8bit 100Mbps=25MHz 4 10Mbps=2.5MHz* 4
SGMII	串行GMII为了达到1000Mbps时钟频率提升	RXD[0] TXD[0] RX_CLK	Clock=1250MHz、数据位宽1bit 串行数据帧一帧=10bit数据（8bit data+2bit conol）计算有效带宽时需要减去控制位 1000Mbps=1250MHz*（8bit/10bit）