weixin_47113615的博客

卷积编码、Viterbi译码的FPGA实现。

[Opt 31-430] Found a FDCE that its data pin is undriven.错误排查过程

VIVADO FFT IP核使用之s_axis_config的配置，主要介绍了SCALE_SCH的配置。

FPGA和matlab读写txt文件。

以无限增益负反馈带通滤波器为例，详细推导带通滤波器的中心频率、品质因素等参数。

MUX完成多bit信号跨时钟域传输的代码

内插低通滤波升采样的硬件实现方法

AXI协议和master代码学习笔记

FPGA时序分析简单实例

牛客网c语言指针题目

文章目录前言一、为什么是sinc函数二、matlab绘制时域图形三、matlab绘制频域图形1.直接对时域波形做fft2.时域补零3.初始相位的影响总结前言常见于各种教材、论文的OFDM频谱图一般长这样(13个子载波)，即多个sinc函数的叠加：而网上查了些博客，基本是直接画sinc函数来绘制OFDM频谱，没找到用fft对时域信号做处理来实现的，所以总结一下。一、为什么是sinc函数因为实际OFDM信号不可能是无限长的，而有限长的OFDM信号实际可以看做与矩形窗函数的乘积，矩形窗函数可以定义如

Verilog有符号数与无符号数的相互转化提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档最近在使用DA转换时碰到一个问题，DA芯片输入的数值必须是正的，但输出的数据为有符号数，涉及到一个转化的问题，写一篇博客总结一下。问题描述一、正数二、负数1.-1282.-1结论三、延伸总结问题描述把8位有符号数(-128-127)转化为8位无符号数(255-0),转化到255-0是因为该DA模块输入数据越大反而输出电压越小。一、正数比较显然，直接用127减该数就可以。二、负数举