Day41（补）-【软考】2022年下半年软考软件设计师综合知识真题-计算机硬件基础知识

一个一定要撑住的学习者

于 2025-02-12 00:53:53 发布

阅读量962

点赞数 28

分类专栏： # 软件设计师文章标签： java 网络 linux

本文链接：https://blog.csdn.net/weixin_48146444/article/details/145582700

版权

软件设计师专栏收录该内容

42 篇文章

订阅专栏

文章目录

2022年下半年软考软件设计师综合知识真题
- 第1章计算机系统基础知识(6/38)
- - -计算机硬件基础知识4/4

2022年下半年软考软件设计师综合知识真题

第1章计算机系统基础知识(6/38)

-计算机硬件基础知识4/4

● 2.CPU(中央处理单元)的基本组成部件不包括()。
A. 算术逻辑单元
B. 系统总线
C. 控制单元
D. 寄存器组

哲学概念及收敛思维：

是不包括，排除正确的组成部件

1、算术逻辑单元（ALU）是 CPU 的重要组成部分。它主要负责执行算术运算（如加、减、乘、除等）和逻辑运算（如与、或、非等）。排除A

2、控制单元是 CPU 的核心部件之一，它负责根据指令的要求，产生相应的控制信号，例如控制运算的顺序等，排除C

3、寄存器组是 CPU 内部的一组高速存储单元，用于临时存储数据、指令、地址等信息。CPU 访问寄存器的速度比访问内存要快得多。在运算过程中，数据常常先存放在寄存器中，便于快速处理，所以它是 CPU 基本组成部件。排除D

4、系统总线是计算机系统中连接各个部件（包括 CPU、内存、输入输出设备等）的公共通信线路，它的作用是在不同部件之间传输数据、地址和控制信号。但它并不属于 CPU 内部的基本组成部件，它是用于连接 CPU 与其他部件的

CPU这个集合内部的元素和集合外部的元素的区分，考外部元素

● 1.以下关于 RISC(精简指令集计算机)特点的叙述中，错误的是()。
A. 对存储器操作进行限制，使控制简单化
B. 指令种类多，指令功能强
C. 设置大量通用寄存器
D. 选取使用频率较高的一些指令，提高执行速度

哲学概念及收敛思维：

错误的是，排除正确的

1、RISC 通常对存储器操作进行限制，比如只有取数 / 存数指令能访问存储器，其余指令操作在寄存器之间进行。排除A

Load/Store架构：

限制内存操作：只有Load（从内存读）和Store（向内存写）指令可直接访问内存。

2、RISC 设置大量通用寄存器，这样可以在指令执行过程中，更多地在寄存器之间进行数据操作，减少对慢速存储器的访问次数，排除C

注意，硬件寄存器，就是要数量多，越多，相对更慢的内存，就用得越少

简洁方面，指的是功能，是指令，一定要少！

通用寄存器数量多：

原因：减少对慢速内存的访问，提升数据处理速度。

作用：存储临时数据、中间结果和常用变量，支持快速算术逻辑运算。

例如：ARM架构通常有16个通用寄存器，MIPS有32个。

典型RISC架构示例对比

架构 通用寄存器数 指令特点 应用场景
ARM 16 (R0-R15) 条件执行、灵活的桶形移位器移动设备、嵌入式
MIPS 32 严格正交设计、延迟槽学术研究、早期路由器
RISC-V 32（可扩展）模块化指令集、开源 IoT、高性能计算

架构	通用寄存器数	指令特点	应用场景
ARM	16 (R0-R15)	条件执行、灵活的桶形移位器	移动设备、嵌入式
MIPS	32	严格正交设计、延迟槽	学术研究、早期路由器
RISC-V	32（可扩展）	模块化指令集、开源	IoT、高性能计算

3、RISC 选取使用频率较高的指令，对这些指令进行优化设计，能有效提高指令的执行速度。排除D

高频指令类型：

数据移动：LDR（加载）、STR（存储）。

算术逻辑：ADD、SUB、AND、OR。

控制流：B（分支）、CMP（比较）、BL（带链接跳转）。

RISC的设计哲学

Less is More：通过精简指令和硬件复杂度，换取更高的执行效率与能效比。
以编译器为中心：将复杂性从硬件转移至编译器，实现灵活性与性能的平衡。

RISC设计的了解，集合范围抽取高频指令的范围，越高速的设计就要越简洁，CPU和网络层次都一样，考整个大集合，并非RISC特定集合的特性

● 4.以下存储器中，（）使用电容存储存，而且需要周期性地进行刷新。
A. DRAM
B. EPROM
C. SRAM
D. EEPROM

哲学概念及收敛思维：

1、EPROM 是可擦除可编程只读存储器，它通过紫外线照射来擦除存储内容，然后可以重新编程写入数据。它主要用于存储一些需要可擦写且断电后数据不丢失的程序或数据，如早期的 BIOS 程序存储。排除B

写入速度慢：微秒级（DRAM为纳秒级），最大硬伤

2、SRAM 即静态随机存取存储器，它使用触发器来存储信息，触发器只要有电就能保持其状态，常用于高速缓存（Cache）等对速度要求高的场景。排除C

面积劣势：相同容量下，SRAM面积是DRAM的 6-10倍

3、EEPROM 是电可擦除可编程只读存储器，它可以通过电信号进行擦除和编程。其存储原理同样与电容无关，EEPROM 常用于存储一些需要经常改写且断电后数据不丢失的少量数据，如计算机主板上的 CMOS 芯片中存储的系统配置信息等，排除D

写入速度慢：微秒级（DRAM为纳秒级），最大硬伤

终极对比表

存储器类型存储原理是否易失性是否需要周期性刷新原因与刷新机制典型应用场景
DRAM 电容存储电荷是需要电容漏电导致电荷流失，需定期补电计算机主内存（在内存中也有少量的 ROM，如 BIOS 芯片中的 ROM，它存储着计算机启动和基本硬件配置等重要信息，一般只允许读取，用于在计算机开机时提供初始化等必要功能。）
SRAM 触发器电路（6晶体管）是 不需要 电路自保持，无需外部干预 CPU高速缓存
EPROM 浮栅MOS管（紫外线擦除）否 不需要 浮栅电荷被绝缘层隔离，无自然泄漏固件存储（历史用途）
EEPROM 浮栅MOS管（电擦除）否 不需要 浮栅电荷稳定性高，仅在擦写时改变配置信息存储

存储器类型	存储原理	是否易失性	是否需要周期性刷新	原因与刷新机制	典型应用场景
DRAM	电容存储电荷	是	需要	电容漏电导致电荷流失，需定期补电	计算机主内存（在内存中也有少量的 ROM，如 BIOS 芯片中的 ROM，它存储着计算机启动和基本硬件配置等重要信息，一般只允许读取，用于在计算机开机时提供初始化等必要功能。）
SRAM	触发器电路（6晶体管）	是	不需要	电路自保持，无需外部干预	CPU高速缓存
EPROM	浮栅MOS管（紫外线擦除）	否	不需要	浮栅电荷被绝缘层隔离，无自然泄漏	固件存储（历史用途）
EEPROM	浮栅MOS管（电擦除）	否	不需要	浮栅电荷稳定性高，仅在擦写时改变	配置信息存储