计算机组成原理之系统总线

本总结源于唐朔飞老师编写的《计算机组成原理》（第二版）一书！
笔记章节更新中！！！

计算机系统概论

计算机的工作步骤

上机前准备，数字计算机通常只能执行加减乘除四则运算，所以先由人工完成一些必要的准备工作，这些可分为以下三个步骤

1. 建立数学模型
2. 确定计算方法
3. 编制解题程序

计算机硬件的主要技术指标

1. 机器字长：是指CPU一次能处理数据的位数，通常与CPU的寄存器位数有关。
2. 存储容量：包括主存容量和辅存容量。（主存容量：指的是存放二进制代码的总位数。辅存容量：通常用字节数来表示。1G=1024M=2¹⁰*2²⁰=2³⁰）
3. 运算速度（吉普森（Gibson）法）

计算机的发展与应用

系统总线

总线的基本概念

互联方式
分散连接：是各部件之间使用单独的连线。
总线连接：是各部件连到一组公共信息传输线上。
总线：是连接多个部件的信息传输线，是各部件共享的传输介质。
注 采用总线连接的计算机结构，它是以CPU为中心的双总线结构。
存储总线，输入/输出总线。
注 倘若将CPU、主存和I/O设备都挂到一组总线上，便形成单总线结构的计算机。
现代计算机大多数采用的是各类总线结构。

总线的分类

片内总线

指芯片内部的总线。

系统总线

系统总线是指CPU、主存、I/O设备各大部件之间的信息传输线。由于这些部件通常都安放在主板或各个插件板上，故又称板级总线/板间总线。
分三类：
数据总线
用来传输各功能部件之间的数据信息，它是双向传输总线。
数据总线的位数称为数据总线宽度
地址总线
用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址。
地址总线上的代码 是用来表明CPU欲访问的存储单元或I/O端口的地址，由CPU输出，单向传输。
地址总线得位数 与存储单元的个数有关。
控制总线
用来发出各种控制信号的传输线。
常见的控制信号：
时钟
复位
总线请求
总线允许
中断请求
中断响应
存储器写
存储器读
I/O读
I/O写
传输响应

通信总线

用于计算机系统之间或计算机系统与其他系统（如控制仪表、移动通信）之间的通信。
按传输方式分为两种：
串行通信
并行通信
注并行通信适宜于近距离的数据传输，通常小于30米；串行通信适宜于远距离传送可以从几米达数千公里。

总线特性及性能指标

总线特性

包括4个特性：
机械特性 指总线在机械连接方式的一些性能。
电气特性 总线上每一根传输线上的信号的传递方向和有效的电平范围。
功能特性 总线中每根传输线的功能。
时间特性 指总线中的任一根线在什么时间内有效。

总线性能指标

总线宽度 指数据总线的根数，用bit（位）表示。
总线带宽 总线的传输速率，即单位时间内总线上传输数据的位数。
时钟同步/异步总线上与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线称为异步总线。
总线复用一条信号线上分时传送两种信号。
信号线数地址总线、数据总线和控制总线三种总线数的总和。
总线控制方式包括突发工作、自动配置、仲裁方式、逻辑方式、计数方式等。
其他指标如负载能力、电源电压、总线宽度能否扩展等。

总线标准

所谓总线标准，可视为系统与各模块、模块与模块之间的一个互联的标准界面。
按总线的标准设计的接口可视为通用接口。
目前流行的总线标准有以下几种：

1. ISA总线
2. EISA总线
3. VESA总线
4. PCI总线
5. AGP总线
6. RS-232C总线
7. USB总线

总线结构

总线结构通常可分为单总线结构和多总线结构两种。

单总线结构

它是将CPU、主存、I/O设备都挂在一组总线上，允许I/O设备之间、I/O设备与CPU之间或I/O设备与主存之间直接交换信息。
结构简单，便于扩充。
不允许两个以上的部件在同一时刻向总线输出信息。

多总线结构

双总线结构

特点是将速度较低的I/O设备从单总线上分离出来，形成主存总线与I/O设备总线分开的结构。
结构中有一个特殊通道——具有特殊功能的处理器。CPU将一部分功能下放给通道，使通道对I/O设备具有统一管理的功能，以完成外部设备与主存设备之间的数据传送，其系统的吞吐能力可以相当大。
注这种结构大多用于大、中型计算机系统。

三总线结构

如果将速率不同的I/O设备进行分类，然后将它们连接在不同的通道上，那么计算机系统的工作效率将会更高，由此发展成多总线结构。

四总线结构

在这里增加了一条鱼计算机系统紧密相连的高速总线。在高速总线上挂接了一些高速I/O设备，如高速局域网、图形工作站、多媒体、SCSI等。

总线结构举例

总线控制

原因：由于总线上连接着多个部件，什么时候由哪个部件发送信息，如何给信息传送定时，如何防止信息丢失，如何避免多个部件同时发送，如何规避接收信息的部件等一系列问题都需要总线控制器统一管理。
它主要包括判优控制（或称仲裁逻辑）和通信控制。

总线判优控制

总线上连接的各类设备，按其对总线有无控制功能可分为**主设备（模块）和从设备（模块）**两种。
主设备
对总线有有控制权
从设备
只能响应从主设备发来的总线命令，对总线没有控制权。
总线判优控制可分为集中式和分布式两种，前者将控制逻辑集中在一处（如在CPU中），后者将控制逻辑分散在与总线连接的各个设备或部件上。
常见的集中控制优先仲裁方式有以下三种：

1. 链式查询
2. 计时器定时查询
3. 独立请求方式

总线通信控制

通常将完成一次总线操作的时间称为总线周期，可分为以下4个阶段：

1. 申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授予某一申请者。
2. 寻址阶段
3. 传数阶段
4. 结束阶段
   注
   对于仅有一个主模块的简单系统，无需申请、分配和撤除，总线使用权始终归它占有。
   对于包含中断、DMA控制或多处理器的系统，还需要有其他管理机构来参与。
   总线通信控制主要解决通信双方如何获取传输开始和传输结束，以及通信双方如何协调如何配合。
   通常有四种方式：
5. 同步通信——通信双方由统一时标控制数据传输称为同步通信。
6. 异步通信
7. 半同步通信
8. 分离式通信