东南大学minisys控制模块

最新推荐文章于 2024-09-26 15:37:11 发布

青汁未来

最新推荐文章于 2024-09-26 15:37:11 发布

阅读量122

点赞数 2

文章标签：嵌入式硬件 risc-v

本文链接：https://blog.csdn.net/weixin_48437318/article/details/141927711

版权

`timescale 1ns / 1ps
//
module control32 (
    input	[5:0]   Opcode,				// 来自取指单元instruction[31..26]
    input	[5:0]   Function_opcode,	// 来自取指单元r-类型 instructions[5..0]
    output			Jrn,				// 为1表明当前指令是jr
    output			RegDST,				// 为1表明目的寄存器是rd，否则目的寄存器是rt
    output			ALUSrc,				// 为1表明第二个操作数是立即数（beq，bne除外）
    output			MemtoReg,			// 为1表明需要从存储器读数据到寄存器
    output			RegWrite,			// 为1表明该指令需要写寄存器
    output			MemWrite,			// 为1表明该指令需要写存储器
    output			Branch,				// 为1表明是Beq指令
    output			nBranch,			// 为1表明是Bne指令
    output			Jmp,				// 为1表明是J指令
    output			Jal,				// 为1表明是Jal指令
    output			I_format,			// 为1表明该指令是除beq，bne，LW，SW之外的其他I-类型指令
    output			Sftmd,				// 为1表明是移位指令
    output	[1:0]	ALUOp				// 是R-类型或I_format=1时位1为1, beq、bne指令则位0为1
);
   
    wire R_format;		// 为1表示是R-类型指令
    wire Lw;			// 为1表示是lw指令
    wire Sw;			// 为1表示是sw指令

    
   
    assign R_format = (Opcode==6'b000000)? 1'b1:1'b0;    	//--00h 
    assign RegDST = R_format;                               //说明目标是rd，否则是rt

   //assign I_format =   Opcode != 6'b000000 && Opcode !=6'b000010 && Opcode != 6'b000011;
    assign I_format = (Opcode>=6'b001000&&Opcode<=6'b001111); //addi+addiu+andi+ori+xori+lui+slti+sltiu
    assign Lw = (Opcode==6'b100011)? 1'b1:1'b0;
    assign Jal = (Opcode==6'b000011)? 1'b1:1'b0;
    assign Jrn = Opcode == 6'b000000 && Function_opcode ==6'b001000;
    assign RegWrite = I_format||Lw||Jal||(R_format&&!Jrn);//I_format=1,Lw,Jar或者R_format排除jr,RegWrite=1

    assign Sw = (Opcode==6'b101011)? 1'b1:1'b0;
    assign ALUSrc = I_format||Sw||Lw;  //除了beq，bne的I类型指令
    assign Branch = (Opcode == 6'b000100)? 1'b1:1'b0;
    assign nBranch = (Opcode == 6'b000101)? 1'b1:1'b0 ;
    assign Jmp = (Opcode==6'b000010)? 1'b1:1'b0;
    
    assign MemWrite = (Opcode ==6'b101011)? 1'b1:1'b0;
    assign MemtoReg = (Opcode == 6'b100011)? 1'b1:1'b0;
   // assign Sftmd = Opcode == 6'b000000 && (Function_opcode == 6'b000000 || Function_opcode == 6'b000010 || Function_opcode == 6'b000011 || Function_opcode ==6'b000100 || Function_opcode == 6'b000110 || Function_opcode ==  6'b000111);
    assign Sftmd = R_format&&Function_opcode[5]==0&&!Jrn; //sftmd=sll+srl+sra+sllv+srlv+srav
    assign ALUOp = {(R_format || I_format),(Branch || nBranch)};  // 是R－type或需要立即数作32位扩展的指令1位为1,beq、bne指令则0位为1
endmodule