PLL锁相环及其locked信号

PLL锁相环
1.locked信号：
这个信号是观察输入时钟是否锁定，如果输入时钟信号锁定，就会输出一个locked高电平信号
先记录一下locked信号加粗样式，locked信号是在输入信号稳定之后再输出一个locked信号，可以把locked信号当做一个复位信号，刚开始locked信号是低电平，等到时钟信号稳定之后他就会拉高，可以作为低电平复位的一个复位信号，如果是想高电平复位，可以对locked信号取反之后再当做复位信号。
2.gata locked 信号：
gata信号其实就是比locked信号多了一个计数器，比locked信号更加稳定一点，
刚开始的locked信号在输入信号是会有一些抖动，等待locked信号经过一段时间的稳定之后就会输出一个gata locked 信号，这个信号相比于locked信号来说就是更精确的信号。
3.再记录一下pll的工作原理和组成
鉴相鉴频器PFD（Phase Frequency Detector）：对输入的基准信号（来自频率稳定的晶振）和反馈回路的信号进行频率的比较，输出一个代表两者差异的信号
低通滤波器LPF（Low-Pass Filter）：将PFD中生成的差异信号的高频成分滤除，保留直流部分
压控振荡器VCO（Voltage Controlled Oscillator）：根据输入电压，输出对应频率的周期信号。利用变容二极管（偏置电压的变化会改变耗尽层的厚度，从而影响电容大小）与电感构成的LC谐振电路构成，提高变容二极管的逆向偏压，二极管内耗尽层变大，电容变小，LC电路的谐振频率提高，反之，降低逆向偏压时，二极管内电容变大，频率降低
反馈回路FL（Feedback Loop）：通常由一个分频器实现。将VCO的输出降低到与基准信号相同级别的频率才能在PFD中比较
PLL工作的基本原理就是将压控振荡器的输出经过分频后与基准信号输入PFD，PFD通过比较这两个信号的频率差，输出一个代表两者差异的信号，再经过低通滤波器转变成一个直流脉冲电压去控制VCO使它的频率改变。这样经过一个很短的时间，VCO的输出就会稳定下来。所以：
PLL并不是直接对晶振进行倍频，而是将频率稳定的晶振作为基准信号，与PLL内部振荡电路生成的信号分频后进行比较，使PLL输出的信号频率稳定
最后，根据原理，理解一下锁相环（Phase Locked Loop）的名称
为了对基准信号与反馈信号进行频率比较，二者的相位必须相同且锁住，任何时间都不能改变，这样才能方便的比较频率，所以叫锁相（Phase Locked）
为了快速稳定输出系统，整个系统加入反馈成为闭环，所以叫环（Loop）