![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
笔记
FPGA小迷弟
这个作者很懒,什么都没留下…
展开
-
FPGA之边沿检测设计(上升沿,下降沿,双边沿)
verilog实现边沿检测原创 2022-01-26 17:53:26 · 1264 阅读 · 0 评论 -
FPGA之边沿检测设计(上升沿,下降沿,双边沿)
verilog实现边沿检测原创 2022-01-26 17:44:45 · 635 阅读 · 0 评论 -
Verilog代码实现序列检测状态机学习记录
** Verilog代码实现序列检测状态机学习记录 Verilog代码实现序列检测状态机学习记录 ** //检测1100_1101 序列检测的核心就是状态机的画图实现,仔细分析各个状态的流向和最后一个状态的判断,如果最后一个状态会重复之前的序列,则回到符合的状态继续检测,否则返回到空闲状态重新检测序列,比如检测八位的1100—1101,第一个状态是空闲状态实际上是检测第一位1,如果为1检测第二位,否则在空闲状态继续检测,只要画出图,基本就完成了六七成。 上面的图片就是序列检测的状态机,照着这个图片写代码就原创 2020-10-07 17:28:21 · 1192 阅读 · 0 评论 -
2020911
公司空调太给力了,西安这么温暖的地方,我现在瑟瑟发抖????,看来下周必须把我的外套➕长裤安排上了原创 2020-09-11 13:48:33 · 448 阅读 · 0 评论