pin pad ball bump区别

biaobiao_hust

于 2024-05-31 21:41:29 发布

阅读量2.8k

点赞数 5

文章标签：硬件工程

本文链接：https://blog.csdn.net/weixin_50518899/article/details/139361566

版权

pin一般指封装上的引脚
pad一般指die上面的金属开窗，可以通过金线与pin相连
ball一般指bga封装基板下面的锡球
bump一般指pad上面长出来的锡球

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

biaobiao_hust

关注关注

5
点赞
踩
8

收藏

觉得还不错? 一键收藏
1
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

集成电路芯片半导体中英文对照术语词汇表

weixin_45825101的博客

07-24

2万+

英语中文 1-9 　 10 gigabit 10 Gb 1st Nyquist zone 第一奈奎斯特区域 3D full‑wave electromagnetic solver 3D 全波电磁解算器 3-state 三态 4th generation segmented routing 第四代分层布线技术 5G commercialization 5G 商用 7 series FPGA 7 系列 FPG

STM32-嵌入式常见代码英文缩写

最新发布

Liu1013216383的博客

05-24

1154

SysTick，在32单片机中，这是一个24位的系统节拍定时器system tick timer,SysTick,具有自动重载和溢出中断功能，所有基于Cortex_M3处理器的微控制器都可以由这个定时器获得一定的时间间隔。类似于Disable。clock gating 时钟门控；RCC，Reset and Clock Control，意思是复位和时钟控制器，它负责单片机的复位以及时钟的配置。Stress level，应力水平，应力水平是指实际所受应力与破坏强度的比值，是材料力学中的一种术语，了解即可。

1 条评论您还未登录，请先登录后发表或查看评论

芯片资料中的pad,pin,bump

qq_34110120的博客

09-13

4万+

PIN指芯片封装好后的管脚，即用户看到的管脚； PAD是硅片的管脚，是封装在芯片内部的，用户看不到。 PAD到PIN之间还有一段导线连接的。芯片(Chip)可直接在电路板面上进行反扣焊接(Filp Chip on Board)，以完成芯片与电路板的组装互连。这种反扣式的COB覆晶法，可以省掉芯片许多先行封装 (Package) 的制程及成本。但其与板面之各接点，除PCB需先备妥对应之焊接基地外...

一文详解晶圆BUMP加工工艺和原理

cy413026的博客

09-26

1万+

溅镀完一层金属薄膜之后整片wafer都是导电的，不能直接进行电镀，需要先铺光阻做图案，只露出需要电镀的区域并将不需要电镀的地方保护起来，这个过程称为photo制程。Photo制程分为铺光阻、曝光、显影，先将整片wafer铺上光阻（光阻分为正性光阻和负性光阻，其区别在于被光照过的地方是易溶解还是不易溶解），然后利用带有所需图形的光照板进行曝光后得到所需的图形，曝光所用的机台就是我们常听到的光刻机，不同机台的功能一样，只是原理有所不同，光刻机的精度直接影响芯片的尺寸大小以及一定尺寸下芯片电路的复杂程度。

【半导光电】什么是凸块制造（Bumping）技术

cy413026的博客

09-26

1万+

凸块制造技术起源于 IBM 在 20 世纪 60 年代开发的 C4 工艺，即"可控坍塌芯片连接技术"(Controlled Collapse Chip Connection')，该技术使用金属共熔凸点将芯片直接焊在基片的焊盘上，焊点提供了与基片的电路和物理连接，该技术是集成电路凸块制造技术的雏形，也是实现倒装封装技术的基础，但是由于在当时这种封装方式成本极高，仅被用于高端 IC 的封装，因而限制了该技术的广泛使用。锡凸块多应用于晶圆级芯片尺寸封装，可以达到小尺寸封装，满足封装轻、薄、短、小的要求。

BUMP

10-24

BUMP

芯片Bump map/Ball map是芯片封装的技术

cy413026的博客

03-26

2万+

Bump Mapping通过改变几何体表面各点的法线，使本来是平的东西看起来有凹凸的效果，是一种欺骗眼睛的技术.具体在封装工艺中倒装芯片(Flip-chip IC）封装技术，不但能够满足芯片大量(High Pin-Count)与高密度(High-Density) I/O Pad的扇出（Fanout）要求，而且凸块（Bump）由于其优越的导电性能与热传导性能，为芯片-封装-系统的...

正点原子[第二期]Linux之ARM（MX6U）裸机篇学习笔记-5 I.MX6U SoC介绍

weixin_40289409的博客

04-24

958

本文是根据哔哩哔哩网站上“正点原子[第二期]Linux之ARM（MX6U）裸机篇”视频的学习笔记，在这里会记录下正点原子 I.MX6ULL 开发板的配套视频教程所作的实验和学习笔记内容。本文大量引用了正点原子教学视频和链接中的内容。

Pin和Pad区别芯片设计集成电路

zilan23的博客

12-09

8829

1. Pin指芯片封装好后的管脚，即用户能够看到的管脚； 2.PAD是硅片的管脚，是封装在芯片内部的，用户看不到。备注：PAD到PIN之间还有一段导线连接的。 ...

简单的封装知识 RDL，TSV， Bump，Wafer

cy413026的博客

08-30

4万+

RDL，TSV， Bump，Wafer

R61526彩屏驱动芯片详细规格与接口说明

- 包括PAD（Pad Array）的排列图、接线坐标以及BUMP（Ball Grid Array）的布局，帮助工程师理解和实施硬件连接。 - 描述了数据写入、读取的循环序列，以及数据传输暂停的各种模式，包括在命令、暂停和参数之间切换的...

Basic Die Bonding Process & Quality 芯片键合制程介绍

11-02

Basic Die Bonding Process & Quality 芯片键合制程介绍键合将两片表面清洁、原子级平整的同质或异质半导体材料经表面清洗和活化处理，在一定条件下直接结合，通过范德华力、分子力甚至原子力使晶片键合成为一体的技术。

48种芯片封装　1、BGA(ball grid array)

08-28

球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装

芯片各类封装结构

12-12

- **UBM 层（Under Bump Metallization Layer）：** 电气连接。 - **聚酰亚胺层（Polyimide Layer）：** 保护层。 ### LCC (Leaded Chip Carrier) **定义：** LCC 是一种带引脚的封装形式，通常用于军事和航空领域...

芯片工程系列（1）芯片封装背景、作用、分类、工艺步骤、发展思路

呆呆象呆呆的博客

01-21

4598

就像发动机用于为汽车提供动力一样，芯片键合技术通过将半导体芯片附着到引线框架（Lead Frame）或印刷电路板（PCB, Printed Circuit Board）上，来实现芯片与外部之间的电连接。塑料封装中，根据封装媒介的不同，又可进一步分为引线框架封装（Leadframe）或基板封装（Substrate）。[9]差评君，苹果的新芯片，真就是用两块芯片粘起来的 [10]知乎Vampire，片内互联技术发展概述。[8]《电子工程专辑》2022年8月刊，黄烨锋，先进封装的现在和将来，价值链的未来重心。

ATE测试—新手入门学习（一）【1-5】

江湖小浪花的博客

05-06

1万+

ATE测试是指自动测试设备（Automatic Test Equipment）进行的测试，它在半导体产业中用于检测集成电路（IC）的功能完整性。ATE是集成电路生产制造的最后一道流程，目的是确保集成电路产品的品质。ATE测试包括对芯片的各种参数进行测试，如直流参数、交流参数、功能测试等，以评估芯片的性能、功能和可靠性4。ATE测试的基本原理是通过测试向量对芯片施加激励，测量芯片的响应输出，并与预期结果进行比较，从而判断芯片是否符合规格要求。直流参数测试。

晶圆级封装(WLCSP) & 倒片封装(Flip-Chip)