From Quantitative to Qualitative Change

程序中断是指在计算机执行现行程序的过程中，出现某些急需处理的异常情况或特殊请求，CPU暂时中止现行程序，而转去对这些异常情况或特殊请求进行处理，在处理完毕后CPU又自动返回到现行程序的断点处，继续执行原程序。中，在CRT进行光栅扫描的过程中，从字符发生器中依次读出某个字符的点阵，按照点阵中0和1代码不同控制扫描电子束的开或关，从而在屏幕上显示出字符。：指黑白显示器中所显示的像素点的亮暗差别，在彩色显示器中则表现为颜色的不同，灰度级越多，图像层次越清楚逼真，典型的有8位（256级）、16位等。

详见：操作系统 - 5.输入输出(I/O)管理 - 2. I/O 控制器：又称，负责协调主机与外部设备之间的数据传输。

将所显示图形的一组坐标点和绘图命令组成显示文件存放在缓冲存储器中，缓存中的显示文件传送给矢量（线段）产生器，产生相应的模拟电压，直接控制电子束在屏幕上的移动。中，在CRT进行光栅扫描的过程中，从字符发生器中依次读出某个字符的点阵，按照点阵中0和1代码不同控制扫描电子束的开或关，从而在屏幕上显示出字符。：指黑白显示器中所显示的像素点的亮暗差别，在彩色显示器中则表现为颜色的不同，灰度级越多，图像层次越清楚逼真，典型的有8位（256级）、16位等。点阵的多少取决于显示字符的质量和字符窗口的大小。

按总线标准设计的接口可视为通用接口，在接口的两端，任何一方只需根据总线标准的要求完成自身方面的功能要求，而无须了解对方接口的要求。从设备在接到“请求”信号后，发出“回答”信号，但不必等待获知主设备的“请求”信号已经撤销，而是隔一段时间后自动撤销“回答”信号，不存在互锁关系。主设备发出“请求”信号后，不必等到接到从设备的“回答”信号，而是经过一段时间，便自动撤销“请求”信号。主设备发出“请求”信号后，必须待接到从设备的“回答”信号后，才撤销“请求”信号，有互锁的关系。离总线控制器越远的部件，其优先级越低。

从设备在接到“请求”信号后，发出“回答”信号，但不必等待获知主设备的“请求”信号已经撤销，而是隔一段时间后自动撤销“回答”信号，不存在互锁关系。主设备发出“请求”信号后，不必等到接到从设备的“回答”信号，而是经过一段时间，便自动撤销“请求”信号。主设备发出“请求”信号后，必须待接到从设备的“回答”信号后，才撤销“请求”信号，有互锁的关系。从设备在接到“请求”信号后，发出“回答”信号，并经过一段时间，自动撤销“回答”信号。从设备发出“回答”信号，必须待获知主设备“请求”信号已撤销后，再撤销其“回答”信号。

多个主设备同时竞争主线控制权时，以某种方式选择一个主设备优先获得总线控制权称为总线仲裁。当优先级高的部件频繁请求使用总线时，会使优先级较低的部件长期不能使用总线。离总线控制器越远的部件，其优先级越低。总线作为一种共享设备，不可避免地会出现同一时刻有多个主设备竞争总线控制权的问题。只需很少几根控制线就能按一定优先次序实现总线控制，结构简单，扩充容易。其中 +1为BS线，用于设备向总线控制部件反馈已经是否正在使用总线。：被主设备访问的设备，只能响应从主设备发来的各种总线命令。：获得总线控制权的设备。

中有读/写信号线，指出数据是从CPU写入主存还是从主存读出到CPU，根据是读操作还是写操作来控制将MDR中的数据是直接送到数据线上还是将数据线上的数据接收到MDR中。，即单位时间内总线上可传输数据的位数，通常用每秒钟传送信息的字节数来衡量，单位可用字节/秒（B/s）表示。，它是总线上同时能够传输的数据位数，通常是指数据总线的根数,如32根称为32位（bit）总线。相连，总线中有**地址（AB）、控制（CB）、数据（DB）**3组信号线。有的时候，一个总线时钟周期可包含多个总线周期。

的概念是指将指令以代码形式事先输入计算机的主存储器，然后按其在存储器中的首地址执行程序的第一条指令，以后就按程序的规定顺序执行其他指令，直至程序执行结束。：对指令操作码进行译码，按照给定的寻址方式和地址字段中的内容形成操作数的有效地址EA，并从有效地址EA中取出操作数。否则(PC)+指令字长→PC。数据相关指在一个程序中，存在必须等前一条指令执行完才能执行后一条指令的情况，则这两条指令即为数据相关。缺点：对于那些本来可以在更短时间内完成的指令，要使用这个较长的周期来完成，会降低整个系统的运行速度。

进程是资源分配的基本单位，而线程是任务调度和执行的基本单位。一个进程可以包含多个线程，这些线程共享进程的资源。eg: 计组课程一直在学的就是SISD，每条指令可以处理一两个数据。多核处理器&共享内存多处理器其实，就是一个东西，命名角度不同。大纲只要求掌握“基本概念”，意味着一定只考选择题。大纲只要求掌握“基本概念”，意味着一定只考选择题。多条指令并行执行，处理同一个数据。（SIMD思想的进阶应用）

这是一种理想的指令执行方式，在正常情况下，处理机中同时有3条指令在执行。：对指令操作码进行译码，按照给定的寻址方式和地址字段中的内容形成操作数的有效地址EA，并从有效地址EA中取出操作数。数据相关指在一个程序中，存在必须等前一条指令执行完才能执行后一条指令的情况，则这两条指令即为数据相关。：就是当前一条指令执行完之后，不等这条指令全部执行结束，提前把要用到是数据传递给下一条指令。缺点：执行指令的速度较慢，在任何时刻，处理机中只有一条指令在执行，各功能部件的利用率很低。根据计算机的不同，具体的分法也不同。

数据通路的基本结构：一个out，一个in。out：(PC)→Busin：Bus→MAR或者简写：(PC)→Bus→MAR(PC)→Bus→MAR1→RMEM(MAR)→MDRMDR→Bus→IRAd(IR)→Bus→MAR1→RMEM(MAR)→MDRMDR→Bus→Y(ACC)+(Y)→ZZ→ACC3.2专用数据通路取指周期(PC)→MAR(MAR)→MEM1→RM(MAR)→MDR(MDR)→IR(PC)+1→PCOP(IR)→ID（译码）(PC)+1→PCOP(IR)→微操作信号发生器（3）（4

控制线中有读/写信号线，指出数据是从CPU写入主存还是从主存读出到CPU，根据是读操作还是写操作来控制将MDR中的数据是直接送到数据线上还是将数据线上的数据接收到MDR中。的概念是指将指令以代码形式事先输入计算机的主存储器，然后按其在存储器中的首地址执行程序的第一条指令，以后就按程序的规定顺序执行其他指令，直至程序执行结束。缺点：对于那些本来可以在更短时间内完成的指令，要使用这个较长的周期来完成，会降低整个系统的运行速度。指令周期取决于执行时间最长的指令的执行时间。对所有指令都选用相同的执行时间来完成。

操作码 地址码操作码 d, s#王道书中:#要注意，一般不建议同时访问两个主存：add , # ×，访存太多是不可以的destination：目的地（d 目的操作数）source：来源地（s 源操作数）目的操作数d不可以是常量，因为进行完操作之后还要把数据放到d的位置。reg：寄存器registermem：内存memorycon：常数constant除了main函数，其他所有函数的汇编代码结构都一样！

操作码 地址码操作码 d, s#王道书中:#要注意，一般不建议同时访问两个主存：add , # ×，访存太多是不可以的destination：目的地（d 目的操作数）source：来源地（s 源操作数）目的操作数d不可以是常量，因为进行完操作之后还要把数据放到d的位置。reg：寄存器registermem：内存memorycon：常数constant除了main函数，其他所有函数的汇编代码结构都一样！

把程序计数器pc的内容加上指令格式中的形式地址A而形成操作数的有效地址，即EA=(PC)+A，其中A是相对于PC所指地址的偏移量，可正可负（前后都可以偏移），补码表示。堆栈是存储器（或专用寄存器组）中一块特定的按“后进先出(LIFO)”原则管理的存储区，该存储区中被读/写单元的地址是用一个特定的寄存器给出的，该寄存器称为。优点：在数组处理过程中，可设定A为数组的首地址，不断改变变址寄存器IX的内容，便可很容易形成数组中任一数据的地址，特别适合编制。的，在程序执行过程中，变址寄存器的内容可由用户改变（

对使用频率较低的指令，分配较长的操作码，从而尽可能减少指令译码和分析的时间。：CPU进行一次整数运算所能处理的二进制数据的位数（不变，通常和ALU直接相关）。（又称机器指令）：是指示计算机执行某种操作的命令，是计算机运行的最小功能单位。所以有A4寻址能力更好。完成一条指令需要2次访存：取指→读A1（因为ACC就是累加寄存器，不用取）。一条指令就是机器语言的一个语句，它是一组有意义的二进制代码。完成一条指令需要访存4次：取指→读A1→读A2→写A1。：一台计算机的所有指令的集合构成该机的指令系统，也称为。

MDR定义：全称 memory data register，主存数据寄存器，MDR用来保存要被写入地址单元或者从地址单元读入的数据。MAR定义：全称memory address register，主存地址寄存器，MAR用来保存数据被传输到的位置的地址或者数据来源位置的地址。MAR、MDR虽然逻辑上是存储器，但是是集成在CPU上的高速缓冲存储器简称Cache，位于主存和CPU之间，用来存放正在执行的程序段和数据，以便CPU能高速地使用它们。Cache的存取速度可与CPU的速度相匹配，但存储容量小、价格高。目前

所以，比如某程序4KB，就把4KB的程序分为4个“页”每个页面的大小和“物理块”的大小相同。：一个程序(进程)在逻辑上被分为若干个大小相等的“页面”，“页面”大小与“块”的大小相同。虚拟存储系统，是内存和辅存之间的关系，有点类似cache和主存之间的关系，同样基于局部性原理、替换算法、页式存储。把程序按逻辑结构分段，每段再划分为固定大小的页，主存空间也划分为大小相等的页。CPU执行的机器指令中，使用的是“逻辑地址”，因此需要通“虚拟地址 = 段号+段内页号+页内地址。逻辑地址=逻辑页号+页内地址。

Cache的存取速度可与CPU的速度相匹配，但存储容量小、成本高、集成度低。目前的计算机通常将它们制作集成在CPU中，用SRAM实现。局部性原理：cache能够有效工作的理论依据。高速缓冲技术就是利用程序访问的局部性原理，把程序中正在使用的部分存放在一个高速的、容量较小的Cache中，使CPU的访存操作大多数针对Cache进行，从而大大提高程序的执行速度。在最近的未来要用到的信息，很可能与现在正在使用的信息在存储空间上是邻近的（相邻信息），因为指令通常是顺序存放、顺序执行的，数据一般也是以向量、数组等形式簇

（Redundant Array of Inexpensive Disks，廉价冗余磁盘阵列）是将多个独立的物理磁盘组成一个独立的逻辑盘，数据在多个物理盘上分割交叉存储、并行访问，具有更好的存储性能、可靠性和安全性。在RAID1~RAID5的几种方案中，无论何时有磁盘损坏，都可以随时拔出受损的磁盘再插入好的磁盘，而数据不会损坏。RAID0：把连续多个数据块交替地存放在不同物理磁盘的扇区中，几个磁盘交叉并行读写，不仅扩大了存储容量，而且提高了磁盘数据存取速度，但RAID0。硬盘的主要操作是寻址，读盘、写盘。

半导体随机存取存储器4.读写存储器RAM4.1 SRAM4.2 DRAM4.2.1 DRAM刷新方式4.2.2 DRAM地址复用技术4.2.3 周期4.3双端口RAM&多模块存储器4.3.1双端口RAM4.3.2多模块存储器1）单体多字存储器2）多体并行存储器5.只读存储器ROM5.1固态硬盘SSD5.1.1原理5.1.2组成5.1.3读写特性5.1.4与机械硬盘相比5.1.5磨损均衡技术5.2计算机中的重要ROM：BIOS6.主存储器与CPU连接6.1单块存储芯片

MDR定义：全称 memory data register，主存数据寄存器，MDR用来保存要被写入地址单元或者从地址单元读入的数据。MAR定义：全称memory address register，主存地址寄存器，MAR用来保存数据被传输到的位置的地址或者数据来源位置的地址。MAR、MDR虽然逻辑上是存储器，但是是集成在CPU上的。

【注意】本章是 二、数据的表示和运算 的知识点汇总，全文2万多字，含有大量图片，建议先点赞收藏，慢慢看（doge.png）！！在计算机系统内部，所有的信息都是用二进制进行编码的，这样做的原因有：字符串存储时有大、小端之分。边界对齐在进位计数法中，每个数位所用到的不同数码的个数称为基数，如10进制的基数为10。每个数码所表示的数值等于该数码本身乘以一个与它所在数位有关的常数，这个常数称为位权。一个进位数的数值大小就是它的各位数码按权相加。有权码：例如BCD8421码、BCD2421码，每一位都有固定的权值

4.运算器ALU4.1逻辑运算非（NOT）与（AND）或（OR）异或（XOR）同或（XNOR）4.2加法器4.2.1一位全加器4.2.2串行加法器4.2.3并行加法器4.3ALU功能与结构

定点数、浮点数的表示和运算2.定点数2.1表示2.1.1无符号数2.1.2有符号数❗原反补移原反补移码的转换：范围：判断溢出方法一方法二方法三模4补码2.1.3符号扩展2.2运算2.2.1标志位2.2.2移位运算算术移位逻辑移位循环移位2.2.3加减运算原码加减补码加减2.2.4乘法运算乘法实现原理原码一位乘法补码一位乘法（Booth算法）2.2.5除法运算(考的不多)原码一位除法（不恢复余数法）补码一位除法（加减交替法）2.3 C语言中的整数类型

二、数据的表示和运算1.数值与编码1.1数据存储和排列❗1.2十进制转换1.2.1整数1.2.2小数1.3二进制转换1.3.1 B->O1.3.2 B->H1.4真值&机器数1.5 BCD码1.6 ASCII码1.7汉字与GBK1.8 UTF1.9检错码1.9.1奇偶校验码1.9.2循环冗余检测CRC1.9.3海明（汉明）码

因为目前计算机都是二进制的，让它们计算单位，只有2的整数幂时才能非常方便计算机计算，因为电脑内部的电路工作有高电平和低电平两种状态.所以就用二进制来表示信号，(控制信号和数据)，以便计算机识别。同时，转移指令的CPI变为3。指令字长一般取存储字长的整数倍，若指令字长等于存储字长的2倍，则需要2次访存来取出一条指令，因此取指周期为机器周期的2倍（机器周期是CPU操作的最基本单位）；CPU的运算速度还要看CPU的流水线的各方面的性能指标（架构、缓存、指令集、CPU的位数、Cache的大小等）。

第一台电子数字计算机：Eniac（1946）电子管1947年，晶体管在贝尔实验室出现CPU是大规模集成电路发展时间逻辑元件速度（次/s）内存外存11946-1957电子管千 - 万汞延迟线、磁鼓穿孔卡片纸21958-1964晶体管万 - 十万磁芯存储器磁带31964-1971中小规模集成电路十万 - 百万半导体存储器磁带、磁盘41972-new大规模集成电路、超大规模集成电路千万 - 万亿半导体存储器磁带、磁盘、光盘、半导体存储器。