一:一位比较器原理
原理图
1位比较 Xi : Yi
大于Great:Li1 = Xi ~ Yi
小于Less: Li2 = ~ Xi Yi
等于Equal:Li3 = ~ (Xi ^ Yi)(同或/异或非)
Lij第1个下标表示位数,第2个下标表示大小关系1大、2小、3相等,只有一个下标时表示大小关系。
注意:对于三个比较结果,已知其中任意两个,可以用或非门求得第三个,即L2 = ~ (L1 + L3),1-2-3的位置任意互换。
如已知Great和Equal,则Less = ~ (Great + Equal)
二:三中描述方式
1:数据流描述代码程序
2:门级描述代码程序
3:行为描述代码程序
最后仿真得到波形图
Verilog一位数比较器的三种语言描述方式
于 2022-06-01 22:27:40 首次发布