FPGA之OV7725摄像头采集与VGA显示实验--4--摄像头数据输出VAG协议分析

        大家好，前面几节给大家介绍了OV7725摄像头通过SCCB协议进行配置的内容，这一节我们来聊一下关于OV7725摄像头的VAG协议的知识，为后面的数据采集模块做铺垫。

        学习目标

• 理解VGA协议传输数据的过程

  开始学习！

        引脚说明

     数据传输时，我们主要用到这几个管脚：

PCLK	像素时钟信号
HREF	行同步信号
VSYNC	场同步信号
D0--D9	像素数据接口

 传输过程分析

        没啥好说的，咱们第一步肯定是要明确一下咱们要传输的图像的色彩格式以及尺寸。我们本次使用的是D2-D9端口，采用VGA协议传输RGB565格式的色彩数据，一帧图像的大小为480行x640列，也就是说一行有640个点数据，共480行，并且RGB565格式说明每个像素点的数据大小为两个字节。

        然后我们来说VGA协议，相信看过我的博客的同学应该都比较清楚VGA协议的特点，当然不懂也没关系，本博主就是喜欢啥也不懂但是又肯学的。

        简而言之，VGA协议分为两大部分，即行同步信号和场同步信号。行同步信号一个周期传输一行的数据，场同步信号一个周期传输一帧的数据。

        以480x640这个例子来说的话，一个场同步周期里面包含了480个行同步周期，每个行同步周期里又包含着640个像素点周期；因此，一帧图像的传输周期为单位场时钟周期。

 之间的关系类似于上图这样。

        知道了信号时间上的关系，接下来我们就可以开始分析数据传输过程了。

        PCLK作为最基础的像素时钟周期，在PCLK的上升沿，D2-D9的数据将保持稳定，并且需要两个PCLK周期才能传输一个像素点的数据。当行同步信号（HREF）为从低拉高时，像素点信号传输开始，并且将持续高电平，以指示行数据传输中；当一行数据传输结束后HREF将拉低，代表一行数据结束，如此往复，重复480次。

         对于VSYNC信号，当其为从高电平跳变至低电平时，表示一帧数据传输开始，并且持续拉低，以表示正在传输一帧数据，当一帧数据传输完成后，VSYNC信号将由低拉高表示一帧数据传输完毕。

                参考上图以及说明，我们对OV7725的VGA传输协议就有了的大致的了解，这对我们编写Verilog代码将会有很大的帮助，下一节我们将用Verilo来实现我们的OV7725的数据采集模块。