自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(11)
  • 收藏
  • 关注

原创 通过xilinx vivado IP查找相应设计文档的参考设计

通过xilinx vivado IP查找相应设计文档的参考设计。

2025-02-13 00:11:32 288

原创 在 github 里精准搜索

在 github 里精准搜索。

2025-02-11 18:21:34 473

原创 调试DDR3 mig IP核 报错[Runs 36-527] DCP does not exist:

block design里添加了DDR3 mig IP核,vivado综合或生成bitstream时报出如下错误:[Runs 36-527] DCP does not exist: e:/fpga_installoutput/fpga_prj/vivado2018_prj/04_505_axi4_ddr_test/ddr_test/.Xil/Vivado-99404-LAPTOP-2O8FGETR/coregen/system_mig_7series_0_0/system_mig_7series_0_0

2025-02-11 18:19:31 306

原创 006---Xilinx Vivado DDR3 (一)---MIG IP核生成与配置

文章为学习记录。以配置AXI4协议接口MIG IP为例,介绍配置过程中各个选项卡的参数。

2024-12-22 09:43:16 1747

原创 004---FPGA在线调试(二)---虚拟输入输出(VIO)

文章主要介绍Xilinx VIVADO定制IP核—虚拟输入输出(VIO)的使用方法。以led工程为例,观察信号timer_cnt 和 led的变化,并模拟rst_n。

2024-12-18 21:53:57 701

原创 005---Xilinx Viivado FIFO (一)---IP核生成与配置

文章为学习记录。以配置双时钟FIFO为例,介绍FIFO IP 核配置过程中选项卡的各个参数。

2024-12-18 17:36:30 1175

原创 004---FPGA在线调试(一)---内嵌的逻辑分析仪(ILA)

文章主要介绍fpga内嵌的逻辑分析仪(ILA)的使用方法。以led工程为例,介绍几种方法,观察内部信号timer_cnt 和 led的变化。

2024-12-15 23:20:59 722

原创 003---原码、反码和补码

文章为学习记录。主要介绍计算机系统中用于表示有符号整数的三种不同编码方式:原码、反码和补码。

2024-12-15 12:20:09 442

原创 002---基于Verilog HDL的VGA显示器驱动设计(二)

文章为学习记录。选用 VGA 显示模式 640x480@60,结合002–基于Verilog HDL的VGA显示器驱动设计(一)的VGA行同步时序、VGA场同步时序和VGA时序图给出驱动程序设计、生成像素数据信息及像素坐标,并进行仿真。

2024-12-14 23:58:09 888

原创 002---基于Verilog HDL的VGA显示器驱动设计(一)

文章为学习记录。主要介绍VGA 的基本知识、接口和引脚定义、VGA显示原理、VGA时序和VGA显示器不同分辨率的相关参数。

2024-12-09 22:31:39 1255

原创 001---Verilog HDL 赋值语句(阻塞赋值和非阻塞赋值)

当前赋值语句赋值号(

2024-12-08 00:04:25 552

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除