weixin_56245975的博客

SystemVerilog队列及数组方法，介绍内容如下：队列队列声明格式队列的方法队列的注意事项队列举例数组方法6.1 数组缩减方法6.2 数组定位方法6.3 数组排序方法队列SystemVerilog引入了队列的数据类型，使用方便，性能上比动态数组好很多。队列可以存储任意的数据类型，包括SystemVerilog内建的数据类型，也可以是用户自定义的数据类型。队列相当于维护了一个表格，其中表格可以实现任意的增删改查。队列的顺序是由用户来维护的。队列声明格式SystemVer

1、多维数组的声明以二维数组为例，类比矩阵，高维度称之为行，低维度称之为列。//8行4列int a[0:7][0:3];int b[8][4];int [7:0][3:0] c;int [8][4] d;刚开始学的时候会有疑问，什么时候声明用[7:0]，何时要用[0:7]?若矩阵名为a，则写在其右边的用[0:7]，左侧则为[7:0]。2、维度与$size()先附上SV的IEEE标准文档中的一段代码：//Dimension numbers// 3 4

1、 绘制SystemVerilog testbench结构图。并解释每个部分的功能。答：SystemVerilog testbench结构图如下①产生激励：通过simulated块产生②驱动激励：通过instance的port性连接到RTL的input上去③采样响应：放在实例化的out，采样变量④检查正确性：写参考模型对应⑤根据验证目标评估验证进度2、 解释pin max的含义。答：通常pin mux就是pad，也就是引出的线，必要的信息引入①pad是Passivation openi

第一步：看要求编写一个自动售货机，功能如下：1）共有三种纸币入口，分别支持10元，20元，50元；2）货物售价为80元；3）需要支持找钱功能（注意，找钱有四种种情况）。RTL编码，完成testbench编码，用QuestaSim仿真波形通过。答题第一步画出状态转移图有7种状态，状态图从s0到s7如下图第二步：辨别情况，设置输入输出及s0~s7的状态（1）输入与输出状态设置投钱10元为：in10,设置投钱20元为：in20,设置投钱50元为：in50设置出货为：out,设置找钱

一、概述1.1、什么是TestbenchTestbench是测试平台，如下图所示。 这个平台的作用就是产生测试激励给待测的设计DUV（Design Under Verification）。灌激励的时候可以写入预期值，检查被灌激励后的DUV的输出是否与预期值一致，从而实现验证RTL设计功能的目的。1.2、Testbench的六功能以及四要素六功能①产生激励：Generate stimulus；②将激励输入到待测设计：DUV-Design Under Verification）；③产生预期响