浅谈DDS理解

        DDS，直接数字合成器。相较与模拟电路实现信号发生器，数字合成有着显著的优势。数字信号相比与模拟信号而言，更可控，更稳定，更简单。接下来，我将浅谈一下我对直接数字合成器DDS的理解。

        DDS的核心思想是相位累加，查表输出，DAC转换，在加入一个低通滤波器。总图架构如图所示。

        这里我们以输出正弦信号为例。正弦信号是一个以周期为2π（360°）的周期信号，在讨论存储波形时，我们以相位为刻度。可以选择存储波形的相位步进为τ，那么存储的波形数量为：

        相位步进越小，存储的波形数据越多，这也是DDS的一大局限。在ROM/RAM中，我们以相位为地址索引，正弦值用Mbit进行量化，从而得到波形的数据表。

        累加器的位宽Q决定了该DDS的最小输出频率。系统时钟决定了DDS输出正弦波的最大频率，注意这里指的是正弦波。DDS输出信号的最小频率为：

        浅浅地解释一下，为啥最低频率如上所示。每个系统时钟输出一个点，波形一个周期数据输出所需要时间可以看做输出波形的周期，其频率为周期倒数。每个点都进行输出，所用时间最长，频率最低。

        如何改变输出波形的频率呢？这里有一个频字输入P，为输出频率步进，也就是相隔P个点从波形表中输出一个点，则输出波形的频率为：

        频率字越大，输出波形频率越高，这很好理解，频率步进越大，一个周期输出点数也就越少，完成一个周期波形输出时间越短，频率越高。这里有个大家都会疑惑的问题，就是当间隔时间P不能被波形表中数量整除时，波形还会连续吗？回答是肯定的

        输出信号波形不可能无限程度的大。在讨论最大输出信号频频率前，先粗略了解一下正弦波输出的基本原理。

        从上述分析可以看到，整个过程可以看做信号的采样与还原，只不过采样对象为波形表。因此也需要满足采样定理。采样时钟需要大于等于信号频率的两倍。从频域角度上看，原始信号频率，采样脉冲频率，以及采样信号频率如图：

        可以看到，对信号的时域采样，就是信号频率的延拓，为了能够还原波形，需要加入一个低通滤波器，其频率响应为：

         其时域是一个sinc函数。这也就是为啥在DAC后加入一个低通滤波器的原因。根据奈奎斯特采样定理，输出信号波形要小于等于系统时钟的一半，也就是：

        改变相位，其实就是在累加器的输出上加入一个偏置。

        上述基本上完成了对DDS输出正弦信号的基本分析，其实在使用各种DDS芯片的时候可以发现，正弦波输出最高频率往往可以达到系统时钟的一般，但是方波，三角波的最高输出频率却远低于正弦波。方波，三角波，可以分解为各个谐波分量，它不可能像正弦波波那样通过一个简单的低通滤波器进行还原，特别是在输出高频率三角波时，会出现失真，丢失了其高次谐波分量。DDS能够输出信号频率范围有限，频率越高，对DAC的采样率要求也就越高。因此，对于高频率信号还是不太适合利用DDS,特别是方波，三角波等。