计算机组成原理

​计算机组成原理

FLOPS
冯诺依曼
计算机系统的层次结构图
cache
浮点数
原反补
存储器
寻址方式
CPU
杂七杂八
指令
DMA

FLOPS：

每秒执行浮点操作的次数。

冯诺依曼：

• 五大部分
• 存储程序并按地址顺序执行
• 以二进制表示指令和数据

计算机系统的层次结构图：

cache命中率：

• 从CPU来看， 增加cache目的，就是在性能上使主存的平均读出时间尽可能接近cache的读出时间。
• 命中率h与程序的行为、cache的容量、组织方式、块的大小有关。

浮点数：

浮点数的表示范围取决于阶码的位数，表示精确度取决于尾数的位数。

原反补：

• 零的补码表示形式是唯一的。
• 在定点二进制运算器中，减法运算一般通过补码运算的二进制加法器来实现。
• 采用双符号位，正溢出：01，负溢出：10
• 在定点运算器中，无论采用双符号位还是单符号位，必须有溢出判断电路，一般采用异或门来实现。

存储器：

• RAM是易失性存储器，ROM是非易失性存储器。
• 和外存储器相比，内存储器的特点是：容量小、速度快，成本高。
• 计算机的存储系统是指：Cache、主存储器（主要用来存放程序和数据）、辅助存储器。
• 存储周期：存储器进行连续读或写操作所允许的最短间隔时间
• 在程序的执行过程中，Cache与主存的地址映射是由硬件自动完成的
• 主存和CPU之间增加高速缓冲存储器的目的是解决CPU和主存之间的速度匹配问题
  

寻址方式：

• 为了缩短指令中某个地址段的位数，有效的方法是采取寄存器寻址。
• 单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用隐含寻址方式。
• 零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自栈顶和次栈顶。
• 指令系统中采用不同寻址方式的目的主要是缩短指令长度，扩大寻址空间，提高编程灵活性。
• 基址寻址方式中，操作数的有效地址是基址寄存器内容加上形式地址（位移量）。
• 采用变址寻址可扩大寻址范围，且变址寄存器内容由用户确定，在程序执行过程中可变。
• 便于处理数组的寻址方式为变址寻址
• 在一地址格式的指令中，可能有一个操作数，也可能有两个操作数
• 变址寻址和基址寻址的有效地址形成方式类似，但是在程序执行过程中，基址寄存器的内容不可变，变址寄存器中的内容可变

CPU：

组成CPU的两大核心部件：运算器和控制器
运算器：由算术逻辑运算单元(ALU)、通用寄存器、数据缓冲寄存器(DR)、程序状态字寄存器(状态条件寄存器，PSWR)组成，主要功能是逻辑运算和算术运算

CPU中的主要寄存器：

1. 数据缓冲寄存器(DR)：用来暂时存放ALU的运算结果
2. 指令寄存器(IR)：保存当前正在执行的一条指令。位数取决于指令字长
3. 程序计数器(PC)：保存指令的地址。位数取决于存储器容量
4. 数据地址寄存器(AR)：保存当前CPU所访问的数据寄存器单元的地址
5. 通用寄存器：位数取决于机器字长
6. 程序状态字寄存器(PSWR)：保存由算术运算指令和逻辑运算指令运算或测试结果建立的各种条件代码。

杂七杂八：

• 无条件转移指令的功能是将指令中的地址码送入程序计数器
• 指令周期：CPU从主存取出并执行一条指令的时间
• 能够改变程序执行顺序的是转移类指令
• 以硬连线方式构成的控制器（控制单元）也称为组合逻辑控制器
• 计算机操作的最小单位时间：时钟周期
• 计算机中表示地址时，采用无符号数
• 存储字长：存放在一个存储单元中的二进制代码位数
• EPROM是可改写的，但它不能用作为随机存储器用

指令：

• 微程序存放在控制存储器中
• 主机中能对指令进行译码的器件是控制器
• 微程序控制器比硬连线控制器更加灵活
• CPU中的译码器主要用于指令译码
• 一条指令中包含操作码、地址码
• 直接表示法：微指令操作控制字段的每一位代表一个控制信号
• 同步传输的特点：各部件的存取时间比较接近

DMA：

• 为实现多重中断，保护断点和现场使用堆栈
• 中断系统是由软、硬件结合实现的
• DMA数据的传送是以数据块为单位进行的
• 在中断响应过程中，保护程序计数器PC的作用是使中断返回后，能回到断点处继续原程序的执行
• 在采用统一编址对设备进行编址的情况下，不需要专门的I/O指令组
• 在中断系统中，CPU一旦响应中断，则立即关闭中断允许标志，以防本次中断服务结束前同级的其它中断源产生另一次中断导致干扰
• 周期窃取方式适用于DMA方式的输入/输出中
• 停止CPU访问主存：DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作
• 中断向量可提供中断服务程序入口地址
• DMA方式的接口电路中有程序中断部件，其作用是向CPU提出传输结束