EDA复习之状态机设计

状态机优点：高效实行顺序控制模型 系统性能稳定 高可靠性能

重要参数now_state 写进case（）括号里面用来判断现在该执行什么 next_state用来进入下一个状态 进行判断完后 赋值。 parameter s0 s1 s2 s3用来进入case 里面选择的参数，不一样就行。除写case语句外 还有写一个always 时钟语句用来每次时钟来了就要进入改变now_state 变成next_state

mealy 状态 ：输出不仅和当前状态有关 还和输入

moore状态机：输出只和当前状态有关

VHDL比Verilog更加严密，更加严谨，也更加繁琐，而Verilog语言相比则比较简洁.

ADC0809芯片为多状态结构状态机

实现相同功能时，Moore型状态机需要比Mealy型状态机多一个状态，且Moore型状态机的输出比Mealy型延后一个时钟周期。

最后的输出和输入有关才是mealy 中途不管的

序列检测器的作用：数据通信,雷达和遥测等各个领域中用于检测同步识别标志，可以用于进行快速识别等

Mooregs状态机同步输出，Mealy状态机异步输出

状态机编码方法：

1、顺序二进制编码

2、格雷码和独热码

3、约翰逊编码

4、自定义编码。

define：是宏定义的模块，在整个编译过程中可以都有效，直到遇到undef的发射点

作用：常用于定义常量，可以跨模块、跨文件

范围 ：在整个工程内可以使用

parameter：作用于声明的那个文件，可以通过#（参数）进行重新定的方式义

作用 ：常用于模块间参数传递

范围：本module内有效的定义。

localparam是局部参数,不能被重定义,不可用于参数传递,也就是在实例化时不色分能通过层次引用进行重定义,只能通过源代码改变。

parameter作用于声明的那个文件,可以通过重新定义

1、状态导引法

2、状态编码检测法

3、EDA工具生成状态机

用来实现安全状态机