SDRAM 的工作原理

SDRAM 的工作原理解说

SDRAM是Synchronous Dynamic Random Access Memory（同步动态随机存储器）的简称，它将CPU和RAM通过一个相同的时钟锁在一起，使得RAM和CPU能够共享一个钟周期，以相同的速度同步工 作，从而解决了CPU和RAM之间的速度不匹配问题，避免了在系统总线对异步DRAM进行操作时同步所需的额外等待时间，可加快数据的传输速度。
SDRAM 的结构特点

存储器的最初结构为线性，它在任何时刻，地址线中都只能有一位有效。设容量为N×M 的存储器有S0－Sn－1 条地址线；当容量增大时，地址选择线的条数也要线性增多，利用地址译码虽然可有效地减少地址选择线的条数，但这种存储器的长宽比太大，显然，这在工业上是无法实现的。而且由于连线的延时与连线的长度成正比，这样的设计会使存储器的存取速度很慢。为了解决这个问题，现在常用的存储器都是将存储单元设计成阵列形状，使其长宽比接近1：1。这样，电路就必须增加一个列地址译码器，才能选出正确的存储单元。这样，整个存储器的地址线被分为行地址线和列地址线，行地址线要将要选择执行读或写操作的行，而列地址线则可从被选中的一行中再选出一个用于真正执行读或写操作的存储单元。

存储原理

SDRAM寻址方式：

SDRAM 的行地址线和列地址线是分时复用的，即地址线要分两次送出，先送行地址线，再送列地址线。这样可进一步减少地址线的数量、提高器件的性能，但寻址过程会由此变得复杂，新型的SDRAM 的容量一般比较大，如果还采用简单的阵列结构，就会使存储器的字线和位线的长度、内部寄生电容及寄生电阻都变得很大，从而使整个存储器的存取速度严重下降，实际上，现在SDRAM 一般都以Bank（存储体或存储块）为组织，来将SDRAM 分为很多独立的小块，然而由Bank 地址线BA 控制Bank 之间的选择；SDRAM 的行、列地址线贯穿所有的Bank；每个Bank的数据位宽同整个存储器的相同。这样，Bank 内的字线和位线的长度就可被限制合适的范围内，从而加快存储器单元的存取速度，另外，BA 也可以使被选中的Bank 处于正常工作模式，而使没有被选中的Bank 工作在低功耗模式下，这样还可以降低SDRAM 的功耗。

SDRAM刷新过程：

      为了减少MOS 管的数量、降低功耗、提高集成度和存储容量，SDRAM 都是利用其内部电容存储信息，由于电容的放电作用，必须每隔一段时间给电容充电才能使存储在电容里的数据信息不丢失，这就是刷新过程，这种机制使SDRAM 的控制过程变的更加复杂，从而给应用带来难度。

由于SDRAM是利用其内部的电容来存储数据，所以需要不断进行刷新（Refresh）才能保留住数据。刷新操作有固定的周期，以行为单位进行刷新，依次 对所有行进行操作，以保留那些久久没经历重写的存储体中的数据。与所有L-Bank预充电不同的是，这里的行是指所有L-Bank中地址相同的行，而预充 电中各L-Bank中的工作行地址并不是一定是相同的。存储体中电容的数据有效保存期上限是64ms（毫秒，1/1000秒），也就是说每一行刷新的循环 周期是64ms。这样刷新速度就是：行数量/64ms。刷新命令一次对一行有效，发送间隔也是随总行数而变化。

      刷新操作分为两种：自动刷新（Auto Refresh，简称AR）与自刷新（Self Refresh，简称SR）。不论是何种刷新方式，都不需要外部提供行地址信息，因为这是一个内部的自动操作。

      AR，SDRAM内部有一个行地址生成器（也称刷新计数器）用来自动的依次生成行地址。由于刷新是针对一行中的所有存储体进行，所以无需列寻址，或者 说CAS在RAS之前有效。所以，AR又称CBR（CAS Before RAS，列提前于行定位）式刷新。由于刷新涉及到所有L-Bank，因此在刷新过程中，所有L-Bank都停止工作，而每次刷新所占用的时间为9个时钟周 期（PC133标准），之后就可进入正常的工作状态，也就是说在这9个时钟期间内，所有工作指令只能等待而无法执行。64ms之后则再次对同一行进行刷 新，如此周而复始进行循环刷新。显然，刷新操作肯定会对SDRAM的性能造成影响，也是DRAM相对于SRAM（静态内存，无需刷新仍能保留数据）取得成 本优势的同时所付出的代价。

SR则主要用于休眠模式低功耗状态下的数据保存，这方面最著名的应用就是STR（Suspend to RAM，休眠挂起于内存）。在发出AR命令时，将CKE置于无效状态，就进入了SR模式，此时不再依靠系统时钟工作，而是根据内部的时钟进行刷新操作。在 SR期间除了CKE之外的所有外部信号都是无效的（无需外部提供刷新指令），只有重新使CKE有效才能退出自刷新模式并进入正常操作状态。

SDRAM 的基本信号

引脚功能说明：

/RAS :Row Address Strobe.行地址脉冲选通器，使行地址有效。低电平有效。

/CAS:Column Address Strobe  列地址脉冲选通器，使列地址有效。低电平有效。

CLK,/CLK：时钟信号输入引脚。

CKE：Clock Enable  当这个引脚处于低电平期间，提供给所有bank预充电和刷新的操作。高电平时有效。

/CS：芯片选择（Chip Select），当/CS为高电平时所有命令被掩盖，无效。在芯片工作时/CS处于低电平状态。

/WE:写入信号(Write Enable)。DQ0－