Make 时报“遗漏分隔符”

最近在写makefile文件，碰到如下问题，运行make时，老是报错“遗漏分隔符”。报错的语句如下：

 

${CC} -c $? ${ALL_OBJS}:%.o:%.c:${INCLUDE}

 

语句已经很简单了，为什么会报错呢，觉得很纳闷，上网搜索，才发现，原来make中规定每一Shell命令之前的开头必须使用<tab>字符。

 所以在上述语句执行时就报错“遗漏分隔符”。

 

 修改makefile文件，在${CC} -c $? ${ALL_OBJS}:%.o:%.c:${INCLUDE}之前使用<tab>，重新执行make，问题解决。（都是没有系统学习Makefile之过）