Xilinx FPGA芯片内部时钟和复位信号使用（Spartan-6、Artix-7和Kintex-7）

最新推荐文章于 2024-10-19 11:14:20 发布

whik1194

最新推荐文章于 2024-10-19 11:14:20 发布

阅读量1.1k

点赞数

分类专栏： ISE、Vivado、MicroBlaze系列教程文章标签： FPGA Xilinx 内部时钟复位原语

公众号：电子电路开发学习。本文为原创文章，转载请注明来源：

本文链接：https://blog.csdn.net/whik1194/article/details/133928521

版权

ISE、Vivado、MicroBlaze系列教程专栏收录该内容

36 篇文章 245 订阅 ¥39.90 ¥99.00

订阅专栏

本文介绍了在Xilinx FPGA芯片中如何使用内部时钟和复位信号，特别是在Spartan-6和7系列如Artix-7、Kintex-7的情况。当无外部时钟源时，可通过STARTUP原语利用FPGA内置的50MHz（Spartan-6）或65MHz（7系列）时钟。详细配置参考文档UG380和UG470。

摘要由CSDN通过智能技术生成

如果FPGA没有外部时钟源输入，可以通过调用STARTUP原语，来使用FPGA芯片内部的时钟和复位信号，Spartan-6系列是50MHz，Artix-7、Kintex-7等7系列FPGA是65MHz。

Spartan-6系列

wire clk_50m;
wire rst_n;

STARTUP_SPARTAN6 STARTUP_SPARTAN6_inst (
    .CFGMCLK(clk_50m),     // 1-bit output: Configuration internal oscillator clock output.
    .