Xilinx FPGA SPIx4 配置速度50M约束语句（Vivado开发环境）

whik1194

已于 2023-11-07 14:25:14 修改

阅读量1.2k

点赞数 2

分类专栏： ISE、Vivado、MicroBlaze系列教程文章标签： FPGA Xilinx MicroBlaze Vivado CPLD

于 2023-11-07 14:20:55 首次发布

公众号：电子电路开发学习。本文为原创文章，转载请注明来源：

本文链接：https://blog.csdn.net/whik1194/article/details/134266246

版权

ISE、Vivado、MicroBlaze系列教程专栏收录该内容

36 篇文章 190 订阅 ¥39.90 ¥99.00

订阅专栏

qspi_50m.xdc文件：

set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design]
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design] 
set_property BITSTREAM.CONFIG.CONFIGRATE 50 [current_design] 
set_property CONFIG_VOLTAGE 3.3 [current_design]
set_property CFGBVS VCCO [current_design]

等同于图形化配置方式：

关注

2
点赞
踩
12

收藏

觉得还不错? 一键收藏
打赏
1
评论
Xilinx FPGA SPIx4 配置速度50M约束语句（Vivado开发环境）

【代码】Xilinx FPGA SPIx4 配置速度50M约束语句（Vivado开发环境）
复制链接

扫一扫

专栏目录

评论 1

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

打赏作者

whik1194 如果对你有帮助，欢迎打赏。谢谢

¥1 ¥2 ¥4 ¥6 ¥10 ¥20

扫码支付：¥1

获取中

扫码支付

您的余额不足，请更换扫码支付或充值

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。