whik1194的博客

板子做回来之后，需要烧录指定的固件，它才能被识别为Xilinx下载器，所需的固件和软件等全套资料在文末获取。今天分享一款低成本、开源的Xilinx下载器方案，和JTAG-HS一样，基于FT2232方案。JTAG-HS系列最大支持30MHz下载速度，基于FTDI的FT2232方案。实在懒得自己画板子，也可以TB直接买通用的FT2232板子，然后更新固件即可。目前主流的Xilinx下载器主要有两种：一种是Xilinx官方出品的。，包括AD版本的原理图和PCB，FT2232固件烧录工具和固件程序。

这个系列文章是我个人最近两年使用Xilinx MicroBlaze软核的经验和笔记，以Xilinx ISE 14.7和Spartan-6，Vivado 2018.3和Artix-7为例，介绍MicroBlaze软核、AXI总线IP核的软硬件使用，希望能帮助到更多的人，有疑问可以在文章底部留言评论，互相交流学习。

Xilinx FPGA开发环境ISE Design Suite使用系列教程，包括安装、注册，仿真、下载，工程建立、调试等。

本文所提出的方式，可以在某些应用场景对板卡实现一定的兼容性，比如用来固件在线升级所使用的Golden镜像工程，不同的板子共用此工程，以后只需要维护一套代码即可。当然这种方式也有一定的局限性，如果需要一个工程完整兼容两款板卡，就需要两款板卡的FPGA芯片型号一致、晶振频率一致，比如同样为XC7K325T，外部输入单端50M时钟。也可以根据需要做到部分兼容，比如公用一套RTL代码，但是因为芯片型号不同，需要创建两个不同的工程，比如XC7K325T和XC7A75T。

【代码】Xilinx FPGA SPIx4 配置速度50M约束语句（Vivado开发环境）

如果FPGA没有外部时钟源输入，可以通过调用STARTUP原语，来使用FPGA芯片内部的时钟和复位信号，Spartan-6系列是50MHz，Artix-7、Kintex-7等7系列FPGA是65MHz。

开发环境（以下简称ISE）是Xilinx官方发布的FPGA、SoC和CPLD开发环境，主要支持Xilinx 6系列及其以下的器件，如Spartan-6、Virtex-6、XC95系列的CPLD等等，可也支持7系列的部分产品型号，如果你使用的是Xilinx比较新的7系列器件，如Spartan-7、Artix-7、Kintex-7、Virtex-7以及Zynq-7000系列，建议使用Xilinx最新一代的开发环境，新的开发工具兼容性、易用性会更好！...

bit流生成配置选项很多，支持生成bit/bin/ascii格式的bin文件，是否压缩，配置速度，配置管脚的上下拉，用户ID，数据加载速度，SPI总线宽度，是否支持Readback，程序加密等等。，在之后的文章，我们会以Xilinx Spartan-6系列FPGA XC6SLX16为例，不涉及FPGA开发知识，仅仅是工具的使用，介绍Xilinx ISE开发环境的使用教程和使用技巧。bit文件下载之后，可以看到LED按照我们设计的1s周期闪烁起来了，但是此时如果断电，重新上电程序就丢失了。...

做编程相关开发工作的朋友可能有这样一种体会：程序的架构、实现方法和思路要比编码本身更重要，不夸张的说，一个完整的代码工程，70%的时间都在进行前期设计和后期的调试，而真正的编码过程可能只占用不到30%的时间，我们要把有限的时间放在代码结构设计，代码的可复用性，代码的可维护性设计上，而要尽量缩短编码的时间。另外，使用Notepad++配合Finger Text插件，还可以添加一些常用的代码片段，可以极大的提高Verilog编码效率。还支持自定义语法高亮规则，对于ucf/xdc等约束文件的高亮支持也不错。

Xilinx的FPGA片内逻辑分析仪被称为ChipScope，通过插入IP核的方式实现，主要包括3大IP核。ICONICON（integrated controller），主要负责与JTAG口的通讯，最大支持连接15个Core，这里的Core可以是ILA或VIO。ILAILA（integrated logic analyzer），嵌入式逻辑分析仪，可以抓取内部的任何信号，通过设置触发条件的方式，抓取一段时间的波形，时间长度取决于FPGA RAM资源大小。VIO。...

Xilinx ISE FPGA开发环境提供了完整的综合报告查看，包括总的资源占用率、子模块级资源占用率、时序报告、时钟报告、管脚约束等等。ISE默认是不生成子模块资源占用报告的，如果点击。可以查看一些不满足建立时间、保持时间要求的信号。，可以查看设计中的时钟扇出、偏移和延时情况。可以查看管脚约束，应该是和UCF中保持一致。就可以查看详细的子模块资源占用报告了。需要我们手动设置一下，才能查看。可以查看每个端口的方向和电平标准。，可以查看总的资源占用情况。等待综合完成后，再点击。

Xilinx ISE开发环境集成有iSim仿真工具，我们通常使用另一款专业的仿真工具——ModelSim，它支持Windows和Linux系统，支持Verilog和VHDL混合仿真，编译、仿真速度业界最快，而且还有非常优秀的图形界面，是FPGA和ASIC设计的常用工具软件。当完成ModelSim安装后，就可以使用ModelSim来仿真Verilog或VHDL了，但如果要仿真Xilinx官方的IP核，比如PLL、RAM、FIFO等等，还需要编译出一份Xilinx的IP核仿真库。...

Xilinx FPGA外置的SPI Flash，支持SPIx1/x2/x4模式，可以通过MODE管脚进行配置。配置成QSPI模式可以大大提高启动速度，ISE建立工程默认为SPIx1模式，生成的bit也是SPIx1的数据文件，那么如何配置生成QSPI程序文件、QSPI文件如何固化呢？加载时钟速度可根据所使用的QSPI芯片的最大读取速度来设置，改为更高频率，可以提高FPGA程序的启动速度。和烧录SPIx1的bit文件，并没有太大的区别，在选择完bit文件后，执行执行烧写即可。上右键，在弹出的窗口中选择。

Xilinx FPGA唯一ID号读取示例。

用过单片机的朋友都知道，单片机芯片内部都有一串序列号，比如STM32，称之为Unique device ID，是一个96Bit的只读数据。和单片机一样，FPGA芯片内部同样也有ID，以常用的Xilinx和Altera为例，Altera称之为Chip ID，Xilinx FPGA称之为Device DNA，上位机通过编程器先读取出芯片的ID，经过加密算法后生成密钥，下载程序的同时，向Flash中某个地址写入密钥。芯片上电之后，先读取芯片的ID，经过加密算法后，生成本地密钥，和Flash中的密钥相对比，若相同执

基于Jlink和OpenOCD实现对常见的Xilinx Spartan-6、Kintex-7等系列FPGA进行编程，包括bit文件编程，以及bin文件固化等。

Multiboot镜像是用户应用程序，Golden镜像是用来保证升级过程中出现错误，设备不会变砖。那么这两个镜像是如何启动的呢？首先Golden镜像的最前面是Header部分，为了方便介绍，还是分为三个部分来介绍：Header、Golden和Multiboot，我们先来看看它们在SPI Flash中的存储顺序，以SPI Flash M25P16为例，存储空间大小是16Mbit（2MByte），地址范围是：0x0-0x1FFFFF。

AXI GPIO是基于AXI-lite总线的一个通用输入输出IP核，可配置为一个或两个通道，每个通道32位，每一位可以通过SDK动态配置成输入或输出方向，支持中断请求，配合中断控制器IP可实现外部中断触发。

AXI_INTC中断控制器用于将多路中断信号按照优先级输出一路给处理器，支持AXI4-Lite总线，最多支持32个中断输入，中断输入可配置为边沿触发或电平触发，中断输出可配置为边沿或电平输出，支持级联模式。本篇文章介绍如何基于AXI_INTC来实现GPIO中断触发。

AXI_TIMER支持两路可编程32位计数器，可以配置为中断、捕获、PWM模式，两个32位计数器可以级联为一个64位计数器。

是Xilinx提供axi-lite接口的通用串口IP核，用AXI-Lite总线接口和用户进行交互，速度可以根据不同的芯片调整，总的来说使用比较简单，收发数据也比自己写的串口驱动程序要稳定，内部有16个字节的收发FIFO，数据位支持5-8位，可配置奇偶校验，可配置波特率。可以自己写AXI-LITE的逻辑代码来驱动，也可以挂载在MicroBlaze处理器总线上，使用C代码来驱动。axi-uartlite支持ISE、Vivado开发环境，支持Xilinx所有的FPGA芯片。本文以串口控制LED。

axi-uart16550是Xilinx的一款串口IP核，支持配置成16450或16550模式，16550和16450是指的早期电脑主板上的串口芯片型号，16550相比于16450多了FIFO，现在已经很少使用。相比于，16550支持1或2位停止位，包括uartlite所有的功能，而且支持在SDK中灵活对波特率、数据、校验方式进行配置。与uartlite不同的是，不能单独指定发送中断和接收中断函数，只有一个中断函数，通过event参数来区分当前是发送或接收中断。

AXI IIC IP核使用实例，基于MicroBlaze软核处理器，以驱动EEPROM AT24C04为例，实现数据的读写。

Xilinx AXI-SPI IP共有两个：一个是标准的AXI_SPI，即4线制SPI，CS、SCLK、MOSI和MISO，另一个是AXI_Quad SPI，支持配置成标准SPI、2位数据线Dual SPI和4位数据线Quad SPI模式，在Xilinx ISE开发环境下有两个IP核是分开的，而在Vivado开发环境下，只有AXI_Quad SPI，可以配置成标准、Dual或Quad模式。

Xilinx AXI CAN IP的初始化配置，主要包括波特率、过滤器、回调函数设置等等。

xilisf库（Xilinx In-system and Serial Flash Library）是Xilinx 提供的一款串行Flash驱动库，支持常用的 Atmel 、Intel、ST 、Winbond、Numonyx等多款串行接口Flash芯片。

AXI_HWICAP，是把ICAP原语封装成了一个AXI接口的IP核，可以通过MicroBlaze来访问ICAP原语，功能非常强大，可以参考UG470和UG380来使用。本文介绍两个典型应用：读取IDCODE和从指定地址重新配置。Xilinx FPGA ICAP原语实现多重配置。

众所周知，常见的FPGA通常为SRAM结构，固件程序一般存放在外置的串行Flash中，比如SPI Flash，M25P16或N25Q128等。FPGA启动时，一般先从SPI起始地址开始加载数据到内部的SRAM，加载完成、校验通过则会直接运行。那么有没有可能在SPI Flash中存放两个或多个FPGA固件呢？

Xilinx ISE、iMPACT、PlanAhead在Windows 10 64位系统下闪退的解决办法

文章目录0.FPGA也能片上调试吗？1.Xilinx ChipScope简介2.示例工程创建3.添加ChipScope ICON IP核4.添加ChipScope ILA IP核5.添加ChipScope VIO IP核6.将ChipScope的3个IP核添加到顶层模块7.编译下载8.总结9.参考资料10.源码获取0.FPGA也能片上调试吗？FPGA与STM32等嵌入式开发最大的一个优点就是，可以在时序仿真阶段验证超过90%的功能，发现90%的问题。当所有的仿真没问题了，才能进行最后一步：板级调试。如果

文章目录Xilinx Bit文件如何生成Xilinx Bit文件格式参考资料Xilinx FPGA支持多种程序文件格式，如.bit/.bin/.rbt/.isc，最常用的为.bit格式，一般用于调试时下载到FPGA片内RAM，掉电会丢失，量产时将.bit文件转换为.mcs格式文件，固化到外部Flash内。比如在一些特定情况下，我们只有一个.bit文件，我们如何获取到以下信息呢？Bit文件所对应的FPGA芯片信息，如型号，封装等Bit文件所对应的FPGA工程的顶层设计名称Bit文件所生成的时间，日

文章目录自己定义个文件格式HEX文件格式详解HEX 文件是指以hex为后缀，采用Intel-HEX编码规则的文件，可以直接使用文本编辑工具打开。通常用来对微控制器或ROM进行编程，本质上都是对存储器编程，其中包含了每个地址对应的数据。Xilinx 用于程序固化的MCS文件虽然是以.mcs后缀命名，但其本质是hex文件，把后缀改成.hex后，可以直接使用文件工具打开，符合Intel-HEX文件格式。自己定义个文件格式比如，我们有10个数据，需要存放在10个地址，我们可以自己定义一个文件格式：地址a1

文章目录支持的SPI Flash芯片型号7 系列的FPGA支持的SPI Flash芯片型号Virtex和Spartan系列支持的SPI芯片型号支持的BPI Flash芯片7系列支持的BPI Flash芯片型号Virtex和Spartan系列支持的BPI芯片型号ZYNQ支持的QSPI Flash芯片型号ZYNQ系列支持的NOR Flash芯片型号ZYNQ系列支持的NAND Flash芯片型号众所周知，大多数FPGA芯片都会外挂一片Flash芯片，用于存储FPGA的程序文件。FPGA程序下载分为两种，一种是

Xilinx LabTools工具是Xilinx FPGA单独的编程和调试工具，是从ISE或Vivado中独立出来的实验室工具，只能用来下载FPGA程序和进行ILA调试，支持所有的FPGA系列，无需许可证即可免费使用，安装包体积和所需要的存储空间，相比于完整的ISE和Vivado开发环境大大减小，非常适合只用来下载程序的工厂量产环境。

现象描述Xilinx Platform Cable USB II无论是官方的DLC10，还是第三方的DLC9均无法 识别，表现为以下几种：Xilinx官方DLC10下载器，插上US线，红灯不亮，或者连接上FPGA芯片后，红灯没有变为绿色。设备管理器里显示为Xilinx Platform Cable USB II Firmware Loader或者带感叹号的Xilinx USB Cable以上几种情况大多都出现在Win10环境下同时安装了ISE和Vivado导致的，都表示驱动没有正确安装。解决办

文章目录目录准备工作一、iMPACT命令行实现bit转mcs二、iMPACT命令行实现bit文件下载三、iMPACT命令行实现mcs文件下载目录命令行实现一键bit转mcs命令行实现一键bit文件下载命令行实现一键mcs文件下载Xilinx FPGA支持bit和mcs格式程序文件，bit文件通常用于调试，会下载到片上RAM，掉电数据丢失，mcs文件会下载到外挂的SPI Flash，掉电数据不丢失，启动时，FPGA芯片先读取SPI Flash数据，然后将数据转移至RAM中运行。bit文件可以转