<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[whik1194的博客]]></title><description><![CDATA[CSDN博客专家，FPGA开发工程师，分享FPGA逻辑和SoC开发笔记。]]></description><link>https://blog.csdn.net/whik1194</link><language>zh-cn</language><generator>https://blog.csdn.net/</generator><copyright><![CDATA[Copyright &copy; whik1194]]></copyright><item><title><![CDATA[Windows 11永久停止更新方法（一条命令行解决）]]></title><link>https://blog.csdn.net/whik1194/article/details/158039348</link><guid>https://blog.csdn.net/whik1194/article/details/158039348</guid><author>whik1194</author><pubDate>Fri, 13 Feb 2026 14:09:35 +0800</pubDate><description><![CDATA[表示暂停3000天更新，]]></description><category></category></item><item><title><![CDATA[ESP32-C3-DevKitM-1开发板深度上手评测]]></title><link>https://blog.csdn.net/whik1194/article/details/157980628</link><guid>https://blog.csdn.net/whik1194/article/details/157980628</guid><author>whik1194</author><pubDate>Wed, 11 Feb 2026 22:32:19 +0800</pubDate><description><![CDATA[本文详细评测了乐鑫ESP32-C3-DevKitM-1开发板。开箱体验良好，包装防护到位，但缺少配件数据线。硬件方面，采用RISC-V架构的ESP32-C3芯片，集成WiFi/蓝牙双模，板载资源实用，扩展接口丰富。支持ESP-IDF和Arduino两种开发环境，配套资料齐全，适合从入门到专业的开发者。总体而言，这款开发板在硬件做工、资源配置和开发便利性方面表现优秀，是物联网开发的理想选择。]]></description><category></category></item><item><title><![CDATA[Xilinx ZYNQ UltraScale+ MPSoC选型指南]]></title><link>https://blog.csdn.net/whik1194/article/details/156579178</link><guid>https://blog.csdn.net/whik1194/article/details/156579178</guid><author>whik1194</author><pubDate>Sun, 04 Jan 2026 22:38:48 +0800</pubDate><description><![CDATA[Xilinx ZYNQ UltraScale+ MPSoC选型指南]]></description><category></category></item><item><title><![CDATA[微弱电流信号的测量方法]]></title><link>https://blog.csdn.net/whik1194/article/details/156446195</link><guid>https://blog.csdn.net/whik1194/article/details/156446195</guid><author>whik1194</author><pubDate>Wed, 31 Dec 2025 09:15:30 +0800</pubDate><description><![CDATA[]]></description><category></category></item><item><title><![CDATA[Xilinx Spartan-7 & Artix-7 & Kintex-7 & Virtex-7系列FPGA选型指南]]></title><link>https://blog.csdn.net/whik1194/article/details/156381798</link><guid>https://blog.csdn.net/whik1194/article/details/156381798</guid><author>whik1194</author><pubDate>Mon, 29 Dec 2025 09:44:03 +0800</pubDate><description><![CDATA[]]></description><category></category></item><item><title><![CDATA[Xilinx ZYNQ-7000系列FPGA选型指南]]></title><link>https://blog.csdn.net/whik1194/article/details/156380625</link><guid>https://blog.csdn.net/whik1194/article/details/156380625</guid><author>whik1194</author><pubDate>Mon, 29 Dec 2025 09:15:36 +0800</pubDate><description><![CDATA[Xilinx ZYNQ-7000 官方产品表Xilinx ZYNQ-7000 官方选型指南]]></description><category></category></item><item><title><![CDATA[C语言获取成员变量在结构体中的偏移量（offsetof运算符）]]></title><link>https://blog.csdn.net/whik1194/article/details/154956012</link><guid>https://blog.csdn.net/whik1194/article/details/154956012</guid><author>whik1194</author><pubDate>Mon, 17 Nov 2025 19:26:53 +0800</pubDate><description><![CDATA[本文介绍了C语言中获取结构体成员偏移量的两种方法：1）通过指针差值计算，将结构体地址设为0后获取成员地址即为偏移量；2）使用标准库中的offsetof宏，更简洁规范。两种方法都考虑了内存对齐的影响，但offsetof更推荐，因其跨平台兼容性好。这些方法常用于内存操作、序列化等场景，能有效处理结构体内存布局的计算需求。]]></description><category></category></item><item><title><![CDATA[一键将指定文件夹内所有文件设置为只读/取消只读]]></title><link>https://blog.csdn.net/whik1194/article/details/154449603</link><guid>https://blog.csdn.net/whik1194/article/details/154449603</guid><author>whik1194</author><pubDate>Wed, 05 Nov 2025 17:43:50 +0800</pubDate><description><![CDATA[本文介绍在FPGA设计中保护RTL代码的实用方法，通过两个批处理脚本实现文件夹批量属性设置：set_rtl_readonly.bat使用attrib +R将所有文件设为只读，防止误修改；set_rtl_readwrite.bat使用attrib -R恢复可写权限。两个脚本均支持中文显示（chcp 65001），操作后会有提示信息并暂停（pause），便于确认执行结果。该方法简单高效，适用于版本管理前的代码保护场景。]]></description><category></category></item><item><title><![CDATA[如何测量FPGA管脚的好坏]]></title><link>https://blog.csdn.net/whik1194/article/details/154446383</link><guid>https://blog.csdn.net/whik1194/article/details/154446383</guid><author>whik1194</author><pubDate>Wed, 05 Nov 2025 16:08:20 +0800</pubDate><description><![CDATA[本文介绍了检测FPGA管脚损坏的3种方法：1）使用万用表二极管档测量内部钳位二极管，正常管脚应有0.7V压降；2）测量对地阻抗，Xilinx FPGA管脚正常阻抗约7.5KΩ；3）最有效的方法是设计测试程序，让管脚输出周期性电平变化，通过示波器或LED观察输出状态，无法变化的管脚即为损坏。这三种方法可准确判定FPGA管脚是否因静电或短路而失效。]]></description><category></category></item><item><title><![CDATA[ZYNQ平台中断服务函数中的变量不加volatile修饰导致的奇怪问题解决]]></title><link>https://blog.csdn.net/whik1194/article/details/153833941</link><guid>https://blog.csdn.net/whik1194/article/details/153833941</guid><author>whik1194</author><pubDate>Fri, 24 Oct 2025 16:45:15 +0800</pubDate><description><![CDATA[摘要：本文分析了ZYNQ7020平台使用AXI-Quad SPI IP时遇到的中断变量问题。调试发现，release版本程序会卡死在等待中断标志的循环中，而debug版本正常。通过将中断修改的变量doing声明为volatile或关闭编译器优化，问题得以解决。深入分析表明，编译器优化会缓存非volatile变量，导致无法检测中断中的修改。关键结论：1)中断服务程序修改的共享变量必须加volatile修饰；2)若无体积敏感，release版本可不优化。这确保了编译器每次都会从内存读取最新值，避免寄存器缓存导致]]></description><category></category></item><item><title><![CDATA[DSView高级触发-低电平超时触发]]></title><link>https://blog.csdn.net/whik1194/article/details/153833790</link><guid>https://blog.csdn.net/whik1194/article/details/153833790</guid><author>whik1194</author><pubDate>Fri, 24 Oct 2025 16:41:53 +0800</pubDate><description><![CDATA[摘要：DSView支持简单和高级触发模式，通过设置低电平保持6ms的条件来捕捉脉冲消失瞬间。两个脉冲间隔5ms，采样时钟为100MHz，对应的采样计数值为6ms/10ns。该配置可有效捕获目标信号，满足高精度采样的需求。]]></description><category></category></item><item><title><![CDATA[Xilinx Zynq MPSoC 裸机程序fsbl启动日志（读取mode管脚状态）]]></title><link>https://blog.csdn.net/whik1194/article/details/149404434</link><guid>https://blog.csdn.net/whik1194/article/details/149404434</guid><author>whik1194</author><pubDate>Thu, 24 Jul 2025 13:22:59 +0800</pubDate><description><![CDATA[本文介绍了基于Xilinx Zynq MPSoC的多种启动方式及配置验证。硬件连接上，eMMC和SD卡分别连接到SD0和SD1外设管脚。测试了三种启动方式：QSPI 24/32位模式、SD卡启动和eMMC启动均能正常加载5.46MB的BOOT.bin文件（包含fsbl、PL位流和应用代码）。 启动日志显示，QSPI 32位模式下完整的启动流程包括：处理器初始化、Flash识别、分区加载（PL配置和应用程序加载）以及最终跳转到应用程序。当UART0/1通过EMIO连接到PL时，需等待PL配置完成后才能输出日志]]></description><category></category></item><item><title><![CDATA[Xilinx Zynq MPSoC SD卡外设初始化流程实测]]></title><link>https://blog.csdn.net/whik1194/article/details/149564798</link><guid>https://blog.csdn.net/whik1194/article/details/149564798</guid><author>whik1194</author><pubDate>Wed, 23 Jul 2025 11:14:05 +0800</pubDate><description><![CDATA[本文介绍了SD卡的分类及在嵌入式系统的使用要点。SD卡按容量分为SD(≤2GB)、SDHC(≤32GB)和SDXC(≤2TB)三种版本，在FPGA/MCU等平台需选用SDHC类型且容量≤32GB的卡。文章详细解析了ZYNQ MPSoC通过SD1控制器初始化SD卡的完整流程，包括三个阶段（400KHz、20MHz、50MHz时钟）的命令交互序列，以及FATFS文件系统的初始化过程。同时提供了SD卡引脚定义、协议文档资源和实测波形下载链接，为嵌入式开发者使用SD卡提供了实用参考。]]></description><category></category></item><item><title><![CDATA[Altera Quartus：cof+tcl脚本实现编译完成后自动生成jic文件]]></title><link>https://blog.csdn.net/whik1194/article/details/149448943</link><guid>https://blog.csdn.net/whik1194/article/details/149448943</guid><author>whik1194</author><pubDate>Fri, 18 Jul 2025 16:53:55 +0800</pubDate><description><![CDATA[本文介绍一种通过TCL脚本实现Quartus编译后自动生成JIC文件的方法。通过配置Convert Programming File生成sof_to_jic.cof文件，创建执行该配置的exe_cof.tcl脚本，并在工程文件中添加后处理脚本指令。编译完成后即可在指定目录自动生成JIC文件，无需手动操作，且保持JTAG下载方式。该方法解决了传统AS接口下载POF文件需切换连接的问题，但存在路径依赖的局限性，后续可通过批处理方式进一步优化路径问题。]]></description><category></category></item><item><title><![CDATA[Altera Quartus：tcl脚本删除output_files目录下的非jic、sof、pof文件]]></title><link>https://blog.csdn.net/whik1194/article/details/149448596</link><guid>https://blog.csdn.net/whik1194/article/details/149448596</guid><author>whik1194</author><pubDate>Fri, 18 Jul 2025 16:42:37 +0800</pubDate><description><![CDATA[本文介绍了一个用于清理Quartus工程output_files目录的Tcl脚本。该脚本会保留.jic、.sof和.pof扩展名的文件，删除其他所有文件。使用方法包括：将脚本保存为clean_output.tcl，并在qsf文件中添加set_global_assignment -name POST_FLOW_SCRIPT_FILE &quot;quartus_sh:clean_output.tcl&quot;指令，使每次编译后自动执行清理操作。这个方案能有效管理工程输出文件，保持目录整洁。]]></description><category></category></item><item><title><![CDATA[Altera Quartus：图形化界面配置生成jic和pof文件]]></title><link>https://blog.csdn.net/whik1194/article/details/149447002</link><guid>https://blog.csdn.net/whik1194/article/details/149447002</guid><author>whik1194</author><pubDate>Fri, 18 Jul 2025 15:47:04 +0800</pubDate><description><![CDATA[Quartus软件编译后默认生成SOF文件用于JTAG调试，但断电丢失。如需固化到外部Flash，需转换为JIC（JTAG固化）或POF（AS固化）文件。转换步骤：1）打开Convert Programming File工具；2）生成POF文件只需指定SOF路径；3）生成JIC文件需选择FPGA型号和SOF路径。配置可保存为COF文件供下次快速加载。该过程实现了FPGA程序的永久存储功能。]]></description><category></category></item><item><title><![CDATA[Altera Quartus：编译完成后自动生成pof文件]]></title><link>https://blog.csdn.net/whik1194/article/details/149445789</link><guid>https://blog.csdn.net/whik1194/article/details/149445789</guid><author>whik1194</author><pubDate>Fri, 18 Jul 2025 15:09:00 +0800</pubDate><description><![CDATA[摘要：Quartus编译默认生成SOF文件用于JTAG调试，但掉电丢失。需生成POF文件固化到外部Flash。设置方法：1)进入Device选项；2)配置外部Flash型号；3)重新编译后自动生成POF文件；4)通过AS接口烧录。该流程确保程序掉电不丢失，适用于产品发布。（149字）]]></description><category></category></item><item><title><![CDATA[Altera Quartus：BAT批处理实现一键sof文件转换为jic文件]]></title><link>https://blog.csdn.net/whik1194/article/details/149445452</link><guid>https://blog.csdn.net/whik1194/article/details/149445452</guid><author>whik1194</author><pubDate>Fri, 18 Jul 2025 15:00:10 +0800</pubDate><description><![CDATA[本文介绍了一种通过批处理文件自动将Quartus生成的SOF文件转换为JIC文件的方法。SOF文件用于临时下载到FPGA内部RAM，断电会丢失；而JIC文件可固化到外部Flash永久保存。批处理文件sof2jic.bat通过调用quartus_cpf命令，实现文件转换自动化，同时将SOF、POF等程序文件复制到指定目录，简化了固件发布流程。该方案基于EPCQ32A Flash和10CL055Y FPGA芯片，只需双击批处理文件即可完成转换。]]></description><category></category></item><item><title><![CDATA[Xilinx Vivado开发环境快速导出hdf文件（bat批处理）]]></title><link>https://blog.csdn.net/whik1194/article/details/149182262</link><guid>https://blog.csdn.net/whik1194/article/details/149182262</guid><author>whik1194</author><pubDate>Mon, 07 Jul 2025 21:42:33 +0800</pubDate><description><![CDATA[摘要：本文介绍了Xilinx FPGA开发中自动导出hdf硬件平台文件的简便方法。通过分析TCL终端操作发现，hdf文件在编译过程中已生成（后缀为.sysdef），手动导出只是重命名过程。作者提出了一种自动化解决方案：创建一个批处理文件export_hdf.bat，只需双击即可将.sysdef文件复制到目标目录并重命名为.hdf格式。这种方法避免了繁琐的手动导出操作，大幅提高了开发效率，特别适用于频繁修改编译的MicroBlaze或ZYNQ PS侧SDK项目开发场景。]]></description><category></category></item><item><title><![CDATA[笔记本通过网线共享无线网给台式机]]></title><link>https://blog.csdn.net/whik1194/article/details/148795908</link><guid>https://blog.csdn.net/whik1194/article/details/148795908</guid><author>whik1194</author><pubDate>Fri, 20 Jun 2025 17:14:08 +0800</pubDate><description><![CDATA[笔记本可以通过无线网来正常上网，笔记本有有线网卡，台式机由于某些原因无法通过网口直接上网，通过将笔记本和台式机用网线连接的方式，可以共享笔记本的网络给台式机使用。]]></description><category></category></item></channel></rss>