2017年10月_长弓的坚持

12月 11月 10月 09月 08月 07月 06月 05月 04月 03月 02月 01月

转载输入/输出延迟单元（ IODELAY）简介

输入/输出延迟单元（IODELAY）简介每个 I/O模块包含一个可编程绝对延迟单元，称为 IODELAY。IODELAY 可以连接到ILOGIC/ISERDES 或OLOGIC/OSERDES 模块，也可同时连接到这两个模块。IODELAY 是具有 64 个tap 的环绕延迟单元，具有标定的tap 分辨率（见附图1）。IODELAY 可用于组

2017-10-29 23:30:52 24357

转载深入理解SERDES接口

http://blog.sina.com.cn/s/blog_aec06aac01013m5g.html理解SerDeswww.blog.sina.com.cn/fpgatalkFPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express,从ATA到SATA，从并行ADC接口到JESD204, 从RIO到Se

2017-10-29 23:28:15 9875 2

转载电磁波中的波段划分：L波段、S波段、C波段、X波段、Ku波段、K波段、Ka波段

===========================第一篇===========================旧的无线电波段划分中L、S、C、X、Ku、Ka、W波段频率分为分别是多少？这种划分方式是雷达业内的通俗叫法，没有一个严格、统一的标准。通常的划分是：L波段 1~2GHz；S波段 2~4GHz；C波段 4~8GHz；X波段 8~12GHz；Ku波段 12~18GHz；K波段

2017-10-20 17:29:56 191280

转载 FPGA 中时钟信号的总结

数字电路中,时钟是整个电路最重要、最特殊的信号。第一, 系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错.第二, 时钟信号通常是系统中频率最高的信号.第三, 时钟信号通常是负载最重的信号, 所以要合理分配负载。出于这样的考虑在FPGA这类可编程器件内部一般都设有数量不等的专门用于系统时钟驱动的全局时钟网络。这类网络的特点

2017-10-17 12:57:51 36227 1

转载 FPGA开发要懂得使用硬件分析仪调试——ILA

0. ILA概述在FPGA开发中，当我们写完代码，进行仿真，确定设计没有问题后，下载到硬件上一般都能按照我们的设计意愿执行相应功能。但这也并非绝对的，有时候你会遇到一些突然情况，比如时序问题或者仿真时我没有考虑到某种情况，但实际中它确实存在的，这就会造成功能上的错误了。也有时候你的设计似乎你没法进行仿真或者做起来很费劲，比如设计一个SDRAM或者DDR控制器，让你相应写一个SDRAM或者DDR

2017-10-15 23:27:10 28179 2

转载 Vivado中使用逻辑分析仪ILA

FPGA综合出来的电路都在芯片内部，基本上是没法用示波器或者逻辑分析仪器去测量信号的，所以xilinx等厂家就发明了内置的逻辑分析仪。在vivado中叫 ILA（Integrated Logic Analyzer），之前在ISE中是叫ChipScope。基本原理就是用fpga内部的门电路去搭建一个逻辑分析仪，综合成一个ILA的core核伸出许多probe去探测信号线。下面逐步讲解在线debug

2017-10-15 23:22:25 14689 4

转载 vivado中设置多线程编译

VIVADO中一个run编译时支持的线程数如下表：（综合时一般是2线程） PlaceRouteWindows默认22Linux默认44Windows开启maxThreads=844Linux开启maxTh

2017-10-15 23:13:05 23560 3

转载 SPI、UART、I2C三种串行总线简介

是一种高速、全双工、同步、串行通信总线，3~4线接口，以主从模式工作，收发独立，可以实现多个SPI设备互相连接。　　提供SPI串行时钟的SPI设备为SPI主机或主设备(Master)，其他设备为SPI从机或从设备(Slave)。SPI总线由三条信号线组成，分别是SCLK（串行时钟）、SDI（串行数据输入）、SDO（串行数据输出）。当有多个从设备时，还可以增加一条从设备选择线，CS是控制芯片是

2017-10-01 23:16:03 769

转载如何在Zynq-7000上烧写PL Image

在Zynq-7000上编程PL大致有3种方法：1. 用FSBL，将bitstream集成到boot.bin中2. 用U-BOOT命令3. 在Linux下用xdevcfg驱动。步骤：1. 去掉bitstream的文件头用FSBL烧写PL Images没有什么好说的，用Xilinx SDK的Create Boot Image工具即可完成，不再赘述。用后两种方法需要把

2017-10-01 23:10:35 1763

转载 Xilinx zynq的资料获取总结

Xilinx zynq zc702开发：一、zynq开发整个生态系统搭建：1.基础资料获取：https://github.com/Xilinx/ （包括：交叉编译工具，linux kernel源码，u-boot源码, device-tree源码, qemu, gdb等等）http://www.wiki.xilinx.com/

2017-10-01 23:09:44 6010

转载 ZYNQ-7000如何生成从Flash和SD卡启动的镜像文件

将PL与PS部分一起使用，并且通过JTAG下载到板子运行。对于ZYNQ，有多种启动方式，比如从JTAG启动、从QSPI（即Flash）启动，从SD卡启动等。对于从JTAG启动的，我们直接运行程序就OK了。对于从Flash和SD卡启动的，需要我们生成这两种情况下对应的文件，并烧到对应的位置才可以。那么下面就介绍一下如何生成以及烧录。生成FSBLFSBL的全称是First Stage Bo

2017-10-01 23:06:06 3773

msk调制与gmsk调制

使用matlab进行仿真，编写的非常详细的msk调制与gmsk调制调制程序。这些程序是自己通过各种查资料以及在自己独立的修改下完成的有关于msk、以及gmsk信号的一些特征与性质的仿真分析。

2014-01-13

matlab仿真qpsk gmsk msk fsk qam ask

仿真了通信原理中常用到的调制技术。包括了qpsk gmsk msk fsk qam ask psk oqpsk ssb等。每种调制方式都编写了详细的调制程序。这些程序是自己做毕业设计的时候用到的，仿真结果经受住了老师的检验。因此可以保证每一个程序可以正确的运行以及得到的波形图的正确性。这些程序特别适用于那些做通信原理课程设计以及毕业设计的人。在这里将自己花了很久的时间编写的程序分享给大家，希望能够给大家一定的帮助。

2014-01-13