更新镜像 更新镜像这一概念，会有两个完全不一样的概念，需要先说清楚。1.更新FPGA的配置这种方案对应Xilinx的bit文件下载和Intel(Altera)的sof文件下载，更新的是FPGA的配置，立即生效。这种方案存在的问题是配置过程中，FPGA的原有配置会被清除掉。此时系统可能做出不正确的反应。例如使用FPGA实现的PCIE设备可能会由于重配置导致PCIE功能失效，部分服务器检测到PCIE...
强大的晶体管 超300亿晶体管——3倍于最高端服务器CPU如果让大家猜晶体管最多的芯片是什么？很多朋友可能会回答是最高端的服务器CPU，一般这种带了超大规模片内CACHE具备几十个内核的CPU大约有100多亿个晶体管，非常吓人。可是面对最高端的FPGA来说实在是小巫见大巫，INTEL STRATIX 10 FPGA顶级型号内部有超过300亿个晶体管，数量是前者的2倍到3倍。现在FPGA趋势是包罗万象，除...
FPGA--数字芯片之母 这个世界先有鸡还是先有蛋？没有人知道答案。但是如果有人问ess9018、ak4497、cs43198这些高端SIGMADELTA架构DAC的妈妈是谁？我们可以回答您:它们都有一个同样的妈，名字叫做FPGA。FPGA是什么？FPGA的全称是Field－Programmable Gate Array，翻译成中文就是现场可编程门阵列，详细的名词解释一堆，看了让外行摸不着头脑，我们的理解它就是...
通俗讲讲FPGA 通俗讲讲什么是FPGA。FPGA出现之前，所有集成电路都可以看成雕塑家，但是雕成一个成品，往往要浪费很多半成品和原料，这就是ASIC的制造。后来FPGA出现了，FPGA就是块橡皮泥，什么硬件电路都能模仿，万用IC，想捏成什么样随你，捏的不行，可以重新再捏。这就是为什么被称为可编程。也可以把FPGA当做乐高积木。比如商场里现成的玩具模型，小汽车、城堡等，这些买来就可以玩，是厂家给你做好的。喜欢什么就...
中断中需要面对的问题(二) 中断中有些问题需要面对。隔离变化不知道您有没有意识到，中断处理前面这部分的设计是何等的简单优美。人是高度智能化的，能够对遇到的各种意外情况做有针对性的处理，计算机相比就差距甚远了，它只能根据预定的程序进行操作。对于计算机来说，硬件支持的，只能是中断这种电信号传播的方式和CPU对这种信号的接收方法，而具体如何处理这个中断，必须得靠操作系统实现。操作系统支持所有事先能够预料到的中断信号，理论上都不存在...
CAN总线远程帧和错误帧 远程帧通常，数据传输是由数据源节点（例如，传感器发出数据帧）自主完成的。但也可能存在目标节点向源节点请求发送数据的情况。要做到这一点，目标节点需发送一个远程帧，其中的标识符应与所需数据帧的标识符相匹配。随后，相应的数据源节点会发送一个数据帧以响应远程帧请求。远程帧与数据帧存在两点不同：1）远程帧的RTR 位为隐性状态； 2）远程帧没有数据字段。当带有相同标识符的数据
Stratix IV内嵌DPA电路的基本结构 StratixIV内嵌DPA电路的基本结构Altera DPA电路特点如下。可以放松高速接口对时钟到数据通道和数据通道之间对Skew的严格要求。最高支持1.6Gbit/s应用。专用硬件DPA 电路实现连续采样、时钟对齐等功能。CDR为可选功能。AlteraStratix II DPA电路的性能指标版权所有权归卿萃科技 杭州FPGA
光纤信号衰减的原因 造成光纤衰减的多种原因造成光纤衰减的主要因素有：本征，弯曲，挤压，杂质，不均匀和对接等。本征：是光纤的固有损耗，包括：瑞利散射，固有吸收等。弯曲：光纤弯曲时部分光纤内的光会因散射而损失掉，造成损耗。挤压：光纤受到挤压时产生微小的弯曲而造成的损耗。杂质：光纤内杂质吸收和散射在光纤中传播的光，造成的损失。不均匀：光纤材料的折射率不均匀造成的损耗。对接：光纤对接时产生的损耗，如：不同轴(单模光纤同轴
DHCP(一) DHCP（Dynamic Host Configuration Protocol，动态主机配置协议）是一个局域网的网络协议，使用UDP协议工作， 主要有两个用途：给内部网络或网络服务供应商自动分配IP地址，给用户或者内部网络管理员作为对所有计算机作中央管理的手段，在RFC 2131中有详细的描述。DHCP有3个端口，其中UDP67和UDP68为正常的DHCP服务端口，分别作为DHCP Server
FPGA配置方式 FPGA有多种配置/加载方式。粗略可以分为主动和被动两种。主动加载是指由FPGA控制配置流程，被动加载是指FPGA仅仅被动接收配置数据。最常见的被动配置模式就是JTAG下载bit文件。此模式下，主动发起操作的设备是计算机，数据通路是JTAG，FPGA会被动接收数据，根据需要的操作来进行更新FPGA配置。而上位机如何获取配置数据就非常灵活了，可能是本地运行EDA工具生成的，也可以是网络/US...
FPGA将加速今日新型态数据中心的主流应用 在这个强调智能与联网的时代，可编程逻辑栅阵列 （FPGA）已经成为一个重要且不可或缺的元件。以全球500亿个联网设备，一年所产生的数据量将不计其数。从数据中心、5G通讯、虚拟网络功能，到嵌入式系统，FPGA都能在设备以及云端之间，扮演重要的角色。而从边际运算到云端应用，FPGA也正不断的成长，包括FPGA、GPU与ASIC等加速器市场，将在2021年达到200亿市场规模。而估计到了2022年，...
FPGA远程更新之限制条件 FPGA可重配置带来了很高的灵活性，所以基于FPGA的设计/产品往往也会有后期更新/升级的需求。同时，需要更新/升级的FPGA板卡由于物理条件的限制，可能无法现场升级。比如：1.FPGA板卡部署在异地机房中，无法随时进入机房进行升级（异地来回成本及机房不允许随便出入的限制）。2.FPGA板卡部署在相对复杂的环境中，例如无线通信设备安放在通信塔台上，或者客户手中的设备无法由供应商一一回收...
异步FIFO格雷码与空满 在传递读写时钟域的指针使用格雷码来传递，如何把二进制转换为格雷码，格雷码是如何判断读空写满呢？二进制码转换成二进制格雷码，其法则是保留二进制码的最高位作为格雷码的最高位，而次高位格雷码为二进制码的高位与次高位相异或，而格雷码其余各位与次高位的求法相类似。这样就可以实现二进制到格雷码的转换了，总结就是移位并且异或，verilog代码实现就一句：assign wgraynext = (wb...
异步FIFO空满设计延迟问题 由于设计的时候读写指针用了至少两级寄存器同步，同步会消耗至少两个时钟周期，势必会使得判断空或满有所延迟，这会不会导致设计出错呢？异步FIFO通过比较读写指针进行满空判断，但是读写指针属于不同的时钟域，所以在比较之前需要先将读写指针进行同步处理。将写指针同步到读时钟域再和读指针比较进行FIFO空状态判断，因为在同步写指针时需要时间，而在这个同步的时间内有可能还会写入新的数据，因此同步后的...
从云端到边缘 AI推动FPGA应用拓展 近日，全球最大的FPGA厂商赛灵思宣布收购深鉴科技的消息，引发人工智能芯片行业热议，这也是首起中国AI芯片公司被收购的案例。值得注意的是，收购深鉴科技的赛灵思在2018年下半年重点发展方面是汽车自动驾驶。FPGA市场的竞争正在发生变化，其中最引人瞩目的趋势就是应用领域不断拓宽。传统上，FPGA的应用很大程度受到通信市场主导，但随着人工智能、大数据、云计算、智能汽车以及物联网边缘计算的发展，...
异步FIFO跨时钟域亚稳态如何解决？ 跨时钟域的问题：前一篇已经提到要通过比较读写指针来判断产生读空和写满信号，但是读指针是属于读时钟域的，写指针是属于写时钟域的，而异步FIFO的读写时钟域不同，是异步的，要是将读时钟域的读指针与写时钟域的写指针不做任何处理直接比较肯定是错误的，因此我们需要进行同步处理以后进行比较。解决方法：两级寄存器同步 + 格雷码同步的过程有两个：（1）将写时钟域的写指针同步到读时钟域，将同步后的...
FPGA该如何应对ASIC的大爆发？ 有人认为，除了人才短缺、开发难度较大，相比未来的批量化量产的ASIC芯片，FPGA在成本、性能、功耗方面仍有很多不足。这是否意味着，在ASIC大爆发之际，FPGA将沦为其“过渡”品的命运？安路科技市场与应用部副总经理陈利光表示，上面这几大难题肯定有突破的空间，从成本来看，其主要受到技术和市场两大因素的影响。一方面，高端FPGA只有两家公司能提供，市场有效竞争不足，导致成本较高。未来随着国产...
异步FIFO中空满信号如何产生？ 异步FIFO中，空满信号该如何产生呢？在复位的时候，读指针和写指针相等，读空信号有效（这里所说的指针其实就是读地址、写地址）当读指针赶上写指针的时候，写指针等于读指针意味着最后一个数据被读完，此时读空信号有效。写满信号：当写指针比读指针多一圈时，写指针等于读指针意味着写满了，此时写满信号有效。问题a：我们会发现 读空的条件是写指针等于读指针，写满的条件也是写指针等于读指针，到底如何区分...
硬件的思维 读者如果学习了verilog，并且有了一定的实践经验的话应该强烈的感受到，verilog和软件（诸如C/C++）有着本质且明显的差别，是一条不可跨越的鸿沟。所以初学者把C和verilog拿来作比较是完全没用的，甚至会把初学者绕晕，影响学习效率的提高。虽然verilog比硬件更抽象，但是最终实现的结果就是一堆硬件电路。所以评价一个verilog代码的好坏不是看代码量多少，而是看最终实现的功能...
关注
