时序设计中的异步时钟寄存器同步

最新推荐文章于 2023-05-20 18:18:52 发布
VIP文章 最新推荐文章于 2023-05-20 18:18:52 发布
阅读量3k 收藏 1
点赞数 1
分类专栏： FPGA 文章标签： FPGA Verilog 时序设计 设计 异步
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wsphynb/article/details/43971971
版权
今天在Verilog设计中遇到一个这样的问题：
        有两个时钟，分别是clk和clkX8，clk由clkX8八分频得到。在设计中有多组寄存器需要周期性的置位，置位信号a属于clk时钟域中的信号，而触发器时钟端输入为clkX8。
        奇怪的现象发生了，每次用置位信号a对寄存器组R进行置位后，寄存器组R输出值可以置成预期值，但是一旦置位信号a撤销，寄存器组R尚未达到赋值条件便立刻又被赋值，这与设计初衷是相悖的。
        然后笔者百思不得其解，无奈只好查看RTL级视图。果不其然，在RTL级视图中，笔者看到生成的电路并非所要的设计预期，是不能完成Verilog所设计的电路功能的！
最低0.47元/天 解锁文章
王工技术专栏
关注
  • 1
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
FPGA 中 关于 异步信号的 同步处理
11-30
FPGA 中 关于 异步信号的同步处理是比较复杂的， 所以这篇文档还是具有一定的指导意义。
跨时钟域的寄存器访问
七水的博客
05-09 2055
在verilog中，如果对于一个寄存器可能同时有两个时钟clk对其进行操作，为了防止读写冲突，需要做如下简单处理 clk_f( fast时钟)和clk_s(slow时钟) clk_s对寄存器time_cnt进行写操作， clk_f对寄存器time_cnt进行读操作，  所以当clk_f边沿读取time_cnt的值得时候，time_cnt可能正是clk_s对寄存器写的时候，从而造成c
跨时钟域为什么要双寄存器同步
qq_45922361的博客
08-20 3012
随着设计规模的不断攀升，各种接口外设琳琅满目，时钟“满天飞”就不可避免（注意这里的“满天飞”不是滥用，意指时钟频率多、时钟扇出多）。而一个设计中，不同时钟频率之间你来我往更是在所难免。那么，这就出现了题目中的跨时钟域的同步问题？怎么办？十年不变的老难题。为了获取稳定可靠的异步时钟域送来的信号，一种经典的处理方式就是双寄存器同步处理（double synchronizer）。那为啥要双寄存器呢，一个不就够了吗？ 先来看看，这张老得掉牙，经典得不能再经典的示意图。Aclk和bclk是两个不同的时钟域，bclk.
多时钟域数据同步
weixin_30321709的博客
12-20 280
对于不同的时钟域要传递数据的话，需要采用一定的手段，来防止数据传递时产生亚稳态等问题 1、慢时钟域向快时钟域传递数据module low2fast(clk,reset,asyn_in,syn_out,); input clk,reset; input asyn_in; output syn_out; reg q1,q2; always@(posedge clk or posedge ...
跨时钟域数据同步
qq_45776815的博客
05-20 2246
跨时钟信号直接传输在信号跳变时违背本地时钟域的时序要求（建立时间约束，保持时间约束），容易产生亚稳态，无法确定亚稳态何时结束以及结束时保持在何种状态上。
简谈异步电路中的时钟同步处理方法
05-13 2606
​大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。 今天和大侠简单聊一聊FPGA设计中异步电路中的时钟同步处理方法，话不多说，上货。 既然说到了时钟的同步处理，那么什么是时钟的同步处理？那首先我们就来了解一下。 时钟是数字电路中所有信号的参考，没有时钟或者时钟信号处理不得当，都会影响系统的性能甚至功能，所以在一般情况下，我们在同一个设计中使用同一个时钟源，当系统中有多个时钟时，需要根据不同情
你了解数据同步吗？
了不起的盖茨比的博客
07-27 505
本篇博客参考《操作系统实战45讲》上篇博客主要介绍的是程序放在什么地方，开发操作系统要了解的最核心的硬件——CPU、MMU、Cache、内存，知道了它们的工作原理。在程序运行中，它们起到了至关重要的作用。在开发我们自己的操作系统以前，还不能一开始就把机器跑起来，而是先要弄清楚数据同步的问题。如果不解决掉数据同步的问题，后面机器跑起来，就会出现很多不可预知的结果。通过这篇博客，我会给你讲清楚为什么在并发操作里，很可能得不到预期的访问数据，还会带你分析这个问题的原因以及解决方法。原子变量，在只有。...
《数字IC: Verilog》4.1 同步与异步
u011461647的博客
08-30 3642
关键词： 同步，异步 由第 3 章可知，当触发器输入端的数据和触发器的时钟不相关时，很容易导致电路时序不满足。本章主要解决模块间可导致时序 violation 的异步问题。 关于异步与同步的定义，许多地方都有介绍，细节上也有所差异。本章主要的关注点是解决异步问题的方法，而不关心为什么会出现异步时钟，也不关心异步电路的具体结构，仅从异步时钟的时序结果去分析解决问题。 同步时钟 数字设计中，一般认为，频率相同或频率比为整数倍、且相位相同或相位差固定的两个时钟为同步时钟。 或者理解为，时钟同源且频率比为整数倍的
时钟的同步与异步问题
啦啦啦啦啦
08-04 4544
时钟的同步与异步问题，是一个很基础，但是很常见的问题，本文简单总结笔者理解的相关问题，用于对时钟之间同步异步问题进行简单的判断。时钟相关的属性有频率，相位，是否同源。判断时钟的同步异步，是否同源是一个决定性的因素。。首先需要对时钟的同步异步进行划分的原因是需要满足触发器的建立时间与保持时间，而异步时钟即使是相同的频率，也没有办法确定相位，也是没有办法进行静态时序分析的。因此需要对两种时钟进行区分。......
同步时钟与异步时钟介绍
Starry__的博客
04-20 7622
目录1. 同步时钟1.1. 同源同频同相位不同相位1.2. 同源 整数倍分频2. 异步时钟2.1. 不同源2.2. 同源 非整数倍分频2.3. 同源 整数倍分频 不满足时序要求 1. 同步时钟 时钟同源可称为同步时钟，不过时钟频率相同、相位差固定，以及时钟频率比为整数倍的时钟也可称为同步时钟，其重点在于对于每个发起时钟沿，其捕获时钟沿 都是确定且合理的 ● 同源时钟：时钟产生的源头相同，例如PLL，相位不需要相同，只要求相位固定。 1.1. 同源同频 说明两个时钟的相位差是常数 同相位 不解释 不同相位
多异步时钟设计的同步浅谈
Derek Qu的博客
06-13 4260
设计纯粹的单时钟同步设计是一种奢侈品，很少有ASIC设计师知道。 大多数设计的ASIC都由多个异步时钟驱动，需要特殊的数据，控制信号和验证处理，以确保及时完成稳健的工作设计。
异步时钟域同步化处理方法
09-02
讲述了几种使用的异步时钟域同步化处理的方法
Verilog HDL异步设计与同步设计的时序分析
05-16
（3） 理解亚稳态恢复和同步寄存器的概念 （4） 理解组合逻辑的延迟产生的原理，掌握系统时钟频率的计算 （5） 理解并掌握时钟偏斜和抖动及其对时钟频率的影响 （6） 理解提高系统时钟频率的两种方法 （7） 了解...
为什么在 Verilog HDL 设计中一定要用同步而不能用异步时序逻辑？
01-20
always @(posedge clock) 就是一个同步时序逻辑的触发条件, 表示由该 always 控制的 begin end 块中寄存器变量重新赋值的情形只有可能在 clock 正跳沿发生。　而异步时序逻辑是指触发条件由多个控制因素组成，任何一...
IC设计常见的异步电路处理故障
01-20
然而我看的一些经典的书籍都是这样说的”异步电路很难设计，全部使用同步技术进行设计，所有寄存器器使用一个全局时钟驱动“。可在实际项目中，我又发现现代芯片设计中很难只使用一个时钟，时钟分频逻辑、时钟选择多...
对于选择同步化的异步复位的方案
07-13
外部的异步复位信号被二级寄存器同步化之后，复制不同的复位寄存器连到不同的模块来作为复位控制。如果单个模块的复位扇出太大的话，还可以在模块内部复制复位寄存器。强烈建议那些在datapath上不需要复位的寄存器...
数字电子产品设计与制作：时序逻辑电路的分析.pptx
07-03
根据存储电路中各个触发器状态变化的特点，时序电路又可分为同步时序电路和异步时序电路两大类。在同步时序电路中，所有的触发器的变化都是在同一个时钟信号作用下同时发生的；而在异步时序电路中，各触发器的时钟...
2014年311教育学专业基础综合答案解析.pdf
最新发布
04-24
教育学考研，考研真题，全国硕士研究生统一考试教育学专业基础综合真题及解析，311历年真题，参考答案，答案解析。教育学统考。
大语言模型安全测试方法
04-24
4月16日联合国日内瓦总部万国宫，由世界数字技术院（WDTA）与云安全联盟大中华区（CSA GCR）联合主办第27届联合国科技大会AI边会上，世界数字技术院（WDTA）发布了两项具有重要意义的国际标准：“生成式人工智能应用安全测试标准”和“大语言模型安全测试方法”。这是国际组织首次在生成式AI应用安全、大模型安全领域发布国际标准，为业界提供了统一的测试框架，标准的发布将对人工智能领域产生深远影响，推动人工智能技术的安全、可靠发展。 这两大标准由云安全联盟大中华区研究院副院长黄连金带领的专家团队编制而成，他们来自CSA大中华区、OpenAI、蚂蚁集团、谷歌、微软、亚马逊、英伟达、OPPO、科大讯飞、百度、腾讯、加州大学伯克利分校、芝加哥大学、香港科技大学等数十家单位，体现了业界的广泛协作与集体智慧。 云安全联盟大中华区主席、世界数字技术院执行理事长李雨航院士发布时介绍，“生成式人工智能应用安全测试标准”为测试和验证生成式AI应用的安全性提供了一个框架，特别是那些使用大语言模型构建的应用程序。它定义了人工智能应用程序架构每一层的测试和验证范围，确保AI应用各个方面都经过严格的安全性和合规性
Vivado异步时钟数据同步
05-26
在 Vivado 中，异步时钟数据同步可以通过以下步骤实现： 1. 确定输入时钟和输出时钟的时钟域。 2. 在输入时钟域中使用寄存器来捕获输入数据。 3. 在输出时钟域中使用寄存器来生成输出数据。 4. 在输入时钟域和输出时钟域之间添加 FIFO 缓存，以解决时钟域之间的时序问题。 具体步骤如下： 1. 创建两个时钟域：输入时钟域和输出时钟域。输入时钟域是输入信号的时钟域，输出时钟域是输出信号的时钟域。 2. 在输入时钟域中，使用寄存器来捕获输入数据。这可以确保输入数据在输出时钟域中稳定。 3. 在输出时钟域中，使用寄存器来生成输出数据。这可以确保输出数据在输出时钟域中稳定。 4. 在输入时钟域和输出时钟域之间添加 FIFO 缓存，以解决时钟域之间的时序问题。FIFO 缓存可以在输入时钟域和输出时钟域之间传输数据，并在时钟域之间进行数据同步。 5. 在 Vivado 中，可以通过使用 IP 核来实现异步时钟数据同步。选择适合您的应用程序的 IP 核，将其添加到设计中，并按照 IP 核的指南进行配置。 总之，异步时钟数据同步是一个复杂的设计任务，需要仔细考虑时序问题和时钟域之间的数据同步。在 Vivado 中，可以使用 IP 核来实现异步时钟数据同步，简化设计流程。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值